參數(shù)資料
型號: MC68040FE40V
廠商: Freescale Semiconductor
文件頁數(shù): 68/442頁
文件大?。?/td> 0K
描述: IC MICROPROCESSOR 32BIT 184-CQFP
標準包裝: 24
系列: M680x0
處理器類型: M680x0 32-位
速度: 40MHz
電壓: 5V
安裝類型: 表面貼裝
封裝/外殼: 184-BCQFP
供應(yīng)商設(shè)備封裝: 184-CQFP(31.3x31.3)
包裝: 托盤
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁當前第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁第380頁第381頁第382頁第383頁第384頁第385頁第386頁第387頁第388頁第389頁第390頁第391頁第392頁第393頁第394頁第395頁第396頁第397頁第398頁第399頁第400頁第401頁第402頁第403頁第404頁第405頁第406頁第407頁第408頁第409頁第410頁第411頁第412頁第413頁第414頁第415頁第416頁第417頁第418頁第419頁第420頁第421頁第422頁第423頁第424頁第425頁第426頁第427頁第428頁第429頁第430頁第431頁第432頁第433頁第434頁第435頁第436頁第437頁第438頁第439頁第440頁第441頁第442頁
xviii
M68040 USER’S MANUAL
MOTOROLA
LIST OF ILLUSTRATIONS (Continued)
Figure
Page
Number
Title
Number
4-5
Instruction-Cache Line State Diagram ......................................................... 4-14
4-6
Data-Cache Line State Diagram .................................................................. 4-16
5-1
Functional Signal Groups ............................................................................. 5-4
6-1
M68040 Test Logic Block Diagram .............................................................. 6-2
6-2
Bypass Register ........................................................................................... 6-6
6-3
Output Latch Cell (O.Latch) ......................................................................... 6-7
6-4
Input Pin Cell (I.Pin) ..................................................................................... 6-7
6-5
Output Control Cells (IO.Ctl) ........................................................................ 6-8
6-6
General Arrangement of Bidirectional Pins .................................................. 6-8
6-7
Circuit Disabling IEEE Standard 1149.1A .................................................... 6-14
6-8
Clock Input Timing Diagram ......................................................................... 6-22
6-9
TRST Timing Diagram .................................................................................. 6-22
6-10
Boundary Scan Timing Diagram .................................................................. 6-23
6-11
Test Access Port Timing Diagram ............................................................... 6-23
7-1
Signal Relationships to Clocks..................................................................... 7-2
7-2
Internal Operand Representation ................................................................. 7-3
7-3
Data Multiplexing ......................................................................................... 7-4
7-4
Byte Enable Signal Generation and PAL Equation ...................................... 7-5
7-5
Example of a Misaligned Long-Word Transfer............................................. 7-7
7-6
Example of a Misaligned Word Transfer ...................................................... 7-7
7-7
Misaligned Long-Word Read Transfer Timing ............................................. 7-8
7-8
Byte, Word, and Long-Word Read Transfer Flowchart ................................ 7-10
7-9
Byte, Word, and Long-Word Read Transfer Timing..................................... 7-11
7-10
Line Read Transfer Flowchart...................................................................... 7-14
7-11
Line Read Transfer Timing .......................................................................... 7-15
7-12
Burst-Inhibited Line Read Transfer Flowchart ............................................. 7-18
7-13
Burst-Inhibited Line Read Transfer Timing .................................................. 7-19
7-14
Byte, Word, and Long-Word Write Transfer Flowchart ................................ 7-20
7-15
Long-Word Write Transfer Timing ................................................................ 7-21
7-16
Line Write Transfer Flowchart ...................................................................... 7-23
7-17
Line Write Transfer Timing........................................................................... 7-24
7-18
Locked Transfer for TAS Instruction Timing ................................................ 7-27
7-19
Interrupt Pending Procedure ........................................................................ 7-30
7-20
Assertion of IPEND ...................................................................................... 7-30
7-21
Interrupt Acknowledge Bus Cycle Flowchart ............................................... 7-32
7-22
Interrupt Acknowledge Bus Cycle Timing .................................................... 7-33
7-23
Autovector Interrupt Acknowledge Bus Cycle Timing .................................. 7-34
7-24
Breakpoint Interrupt Acknowledge Bus Cycle Flowchart ............................. 7-35
7-25
Breakpoint Interrupt Acknowledge Bus Cycle Timing .................................. 7-36
F
re
e
sc
a
le
S
e
m
ic
o
n
d
u
c
to
r,
I
Freescale Semiconductor, Inc.
For More Information On This Product,
Go to: www.freescale.com
n
c
..
.
相關(guān)PDF資料
PDF描述
MC68030RC40C IC MPU 32BIT ENHANCED 128-PGA
MC68030RC33C IC MPU 32BIT ENHANCED 128-PGA
MC68030RC25C IC MPU 32BIT ENHANCED 128-PGA
MC68030RC20C IC MPU 32BIT ENHANCED 128-PGA
MC68030RC16C IC MPU 32BIT ENHANCED 128-PGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
MC68040RC25 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:M68000-compatible, high-performance, 32-bit microprocessors
MC68040RC25A 功能描述:微處理器 - MPU 32B W/ CACHE MMU FPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324
MC68040RC25V 功能描述:微處理器 - MPU 32B W/ CACHE MMU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324
MC68040RC33 制造商:MOTOROLA 制造商全稱:Motorola, Inc 功能描述:M68000-compatible, high-performance, 32-bit microprocessors
MC68040RC33A 功能描述:微處理器 - MPU 32B W/ CACHE MMU FPU RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-324