- 您現在的位置：買賣IC網 > PDF目錄377895 > MB86941 (Fujitsu Limited) Peripheral LSI for SPARClite PDF資料下載
參數資料
| 型號： | MB86941 |
| 廠商： | Fujitsu Limited |
| 英文描述： | Peripheral LSI for SPARClite |
| 中文描述： | 外圍LSI的SPARClite |
| 文件頁數： | 8/49頁 |
| 文件大?。?/td> | 598K |
| 代理商： | MB86941 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁當前第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
8
MB86941/942
(Continued)
Pin symbol
D0
D1
D2
D3
D4
D5
D6
D7
D8
D9
D10
D11
D12
D13
D14
D15
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
I/O
Pin no.
82
83
88
89
92
93
100
101
124
125
128
129
136
137
139
140
Pin name
Description
Data Bus 0
Data Bus 1
Data Bus 2
Data Bus 3
Data Bus 4
Data Bus 5
Data Bus 6
Data Bus 7
Data Bus 8
Data Bus 9
Data Bus 10
Data Bus 11
Data Bus 12
Data Bus 13
Data Bus 14
Data Bus 15
Interrupt Request
Level 0
Interrupt Request
Level 1
Interrupt Request
Level 2
Interrupt Request
Level 3
Data I/O port
These pins are used to transfer register read/write
data.
IRL0
O
11
Interrupt request output pin
These pins are used to generate interrupts to the MPU
and notify the interrupt level.
IRL1
O
10
IRL2
O
8
IRL3
O
7
相關PDF資料 |
PDF描述 |
|---|---|
| MB86942 | Peripheral LSI for SPARClite |
| MB86942PFV | Peripheral LSI for SPARClite |
| MB86960 | NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86960APF-G | NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86961A | UNIVERSAL INTERFACE FOR 10BASET |
相關代理商/技術參數 |
參數描述 |
|---|---|
| MB86941PFV | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Peripheral LSI for SPARClite |
| MB86942 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Peripheral LSI for SPARClite |
| MB86942PFV | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Peripheral LSI for SPARClite |
| MB86950BPD-G | 制造商:FUJITSU 功能描述: |
| MB86960 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
發(fā)布緊急采購，3分鐘左右您將得到回復。