- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377895 > MB86941 (Fujitsu Limited) Peripheral LSI for SPARClite PDF資料下載
參數(shù)資料
| 型號： | MB86941 |
| 廠商： | Fujitsu Limited |
| 英文描述： | Peripheral LSI for SPARClite |
| 中文描述： | 外圍LSI的SPARClite |
| 文件頁數(shù)： | 34/49頁 |
| 文件大小： | 598K |
| 代理商： | MB86941 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當(dāng)前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁
34
MB86941/942
Receive Clock and Receive Data
(MB86941: V
DD
= 5 V
±
5%, T
A
= 0 to +70
°
C)
(MB86942: V
DD
= 3.3 V
±
0.15 V, T
A
= 0 to +70
°
C)
Syncroh mode,
×
1 mode
Min.
Max.
62
—
12
—
7
—
6
—
6
—
t
CLK
: See “(2) Clock Signals”.
Parameter
Symbol
×
1/16,
×
1/64 mode
Min.
8
4
4
6
6
Unit
Max.
—
—
—
—
—
Receive clock period
Receive clock “H” width
Receive clock “L” width
Receive data setup time
Receive data hold time
t
RCK
t
RCKHW
t
RCKLW
t
RDS
t
RDH
t
CLK
t
CLK
t
CLK
t
CLK
t
CLK
RCLK
(
×
1 mode,
Sync mode)
t
TCKDT
RCVDT
t
RCKLW
t
RCKHW
t
RDS
t
RDH
t
RCKLW
64
1
2
3
30
31
32
33
34
35
62
63
64
1
2
16
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
1
RCLK
(
×
1/16 mode)
RCLK
(
×
1/64 mode)
t
RCK
2
t
RCK
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MB86942 | Peripheral LSI for SPARClite |
| MB86942PFV | Peripheral LSI for SPARClite |
| MB86960 | NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86960APF-G | NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
| MB86961A | UNIVERSAL INTERFACE FOR 10BASET |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MB86941PFV | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Peripheral LSI for SPARClite |
| MB86942 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Peripheral LSI for SPARClite |
| MB86942PFV | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:Peripheral LSI for SPARClite |
| MB86950BPD-G | 制造商:FUJITSU 功能描述: |
| MB86960 | 制造商:FUJITSU 制造商全稱:Fujitsu Component Limited. 功能描述:NETWORK INTERFACE CONTROLLER with ENCODER/DECODER (NICE) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。