參數(shù)資料
型號： MAX9856ETL+
廠商： Maxim Integrated Products
文件頁數(shù)： 18/46頁
文件大?。?/td> 0K
描述： IC CODEC AUDIO LP 40TQFN-EP
產(chǎn)品培訓模塊： Lead (SnPb) Finish for COTS
Obsolescence Mitigation Program
標準包裝： 50
類型： 音頻編解碼器
數(shù)據(jù)接口： 串行
分辨率（位）： 18 b
ADC / DAC 數(shù)量： 2 / 2
三角積分調(diào)變： 是
S/N 比，標準 ADC / DAC (db)： 77 / 91
動態(tài)范圍，標準 ADC / DAC (db)： 85 / 91
電壓 - 電源，模擬： 1.71 V ~ 3.6 V
電壓 - 電源，數(shù)字： 1.71 V ~ 3.6 V
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 40-WFQFN 裸露焊盤
供應商設備封裝： 40-TQFN-EP（5x5）
包裝： 管件
產(chǎn)品目錄頁面： 1392 (CN2011-ZH PDF)
MAX9856
Low-Power Audio CODEC with
DirectDrive Headphone Amplifiers
______________________________________________________________________________________
25
ADC Interface
The stereo ADC is capable of outputting data at any
sample rate from 8kHz to 48kHz. Data can be output in
common formats including left justified, I2S, and PCM
(Figure 1). Figure 2 shows the digital timing in both
slave and master modes.
If the DAC and ADC operate at the same sample rate
only the LRCLK_D is needed, allowing the LRCLK_A
pin to be reassigned as a GPIO. When configured as a
general-purpose output, LRCLK_A can be set high or
low by the APIN bits. When configured as a general-
purpose input, the status is reported in register 0x00.
Table 7 lists and describes the ADC interface registers.
DAI STEREO SERIAL INTERFACE TIMING DIAGRAM (SLAVE MODE)
DAI STEREO SERIAL INTERFACE TIMING DIAGRAM (MASTER MODE)
SDIN/LRCLK (INPUTS)
BCLK (BCI = 0, INPUT)
BCLK (BCI = 1, INPUT)
SDOUT (OUTPUT)
SDIN (INPUT)
BCLK (OUTPUT)
SDOUT/LRCLK (OUTPUTS)
tSU
tr, tf
tHD
tDLY
tBCLKS
tBCLKM
tBCLKH, tBCLKL
Figure 2. Digital Audio Interface Timing Diagrams
REG
B7
B6
B5
B4
B3
B2
B1
B0
0x07
AWCI
ABCI
APIN
ADLY
0
0x08
APLLEN
ADCNI[14:8]
0x09
ADCNI[7:0]
0x0A
AGAIN
ANTH
Table 7. ADC Interface Registers
REGISTER
FUNCTION
AWCI
ADC Word Clock (LRCLK_A) Invert
When PCM = 0:
0—Left-channel data is transmitted while LRCLK_A is low.
1—Right-channel data is transmitted while LRCLK_A is low.
When PCM = 1:
0—Start of a new frame is signified by the falling edge of the LRCLK_A pulse.
1—Start of a new frame is signified by the rising edge of the LRCLK_A pulse.
ABCI
ADC BCLK Invert:
0—SDOUT is valid on the rising edge of BCLK.
1—SDOUT is valid on the falling edge of BCLK.
If operating in master mode, the ABCI bit has no effect. The DBCI bit controls BCLK to LRCLK_A
timing.
ADC Interface Register Bit Description
相關PDF資料
PDF描述
UTS6JC8E4P CONN PLUG CABLE 4POS W/PIN
UTS712E10S CONN RCPT JAM NUT 10POS W/SCKT
MAX9860ETG+ IC CODEC MONO AUD 16BIT 24TQFN
JBXEA0G04FPSDS CONN RCPT 4POS DBL NUT STR PCB
MCIMX355AVM4B IC MPU I.MX35 400MAPBGA
相關代理商/技術參數(shù)
參數(shù)描述
MAX9856ETL/V+ 功能描述:接口—CODEC Low-Power Audio Codec With Directdrive. Headphone Amplifiers RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數(shù)量:2 DAC 數(shù)量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel
MAX9856ETL/V+T 功能描述:接口—CODEC Low-Power Audio Codec With Directdrive. Headphone Amplifiers RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數(shù)量:2 DAC 數(shù)量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel
MAX9856ETL+ 功能描述:接口—CODEC Stereo Audio CODEC w/DirectDrive Amp RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數(shù)量:2 DAC 數(shù)量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel
MAX9856ETL+T 功能描述:接口—CODEC Stereo Audio CODEC w/DirectDrive Amp RoHS:否 制造商:Texas Instruments 類型: 分辨率: 轉換速率:48 kSPs 接口類型:I2C ADC 數(shù)量:2 DAC 數(shù)量:4 工作電源電壓:1.8 V, 2.1 V, 2.3 V to 5.5 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:DSBGA-81 封裝:Reel
MAX9856EVKIT+ 功能描述:音頻 IC 開發(fā)工具 Evaluation Kit for the MAX9856 RoHS:否 制造商:Texas Instruments 產(chǎn)品:Evaluation Kits 類型:Audio Amplifiers 工具用于評估:TAS5614L 工作電源電壓:12 V to 38 V
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*