- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8773 > MAX3625BEUG+ (Maxim Integrated Products)IC PLL CLOCK GEN LO JITT 24TSSOP PDF資料下載
參數(shù)資料
| 型號： | MAX3625BEUG+ |
| 廠商： | Maxim Integrated Products |
| 文件頁數(shù)： | 10/10頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLL CLOCK GEN LO JITT 24TSSOP |
| 產(chǎn)品培訓(xùn)模塊： | Lead (SnPb) Finish for COTS Obsolescence Mitigation Program |
| 標(biāo)準(zhǔn)包裝： | 62 |
| 類型： | 時鐘發(fā)生器，扇出配送，多路復(fù)用器 |
| PLL： | 帶旁路 |
| 輸入： | LVCMOS，晶體 |
| 輸出： | LVPECL |
| 電路數(shù)： | 1 |
| 比率 - 輸入:輸出： | 2:3 |
| 差分 - 輸入:輸出： | 無/是 |
| 頻率 - 最大： | 318.75MHz |
| 除法器/乘法器： | 是/是 |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 24-TSSOP（0.173"，4.40mm）裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 24-TSSOP 裸露焊盤 |
| 包裝： | 管件 |
Interface Models
Figures 6 and 7 show examples of interface models.
Layout Considerations
The inputs and outputs are critical paths for the
MAX3625B, and care should be taken to minimize dis-
continuities on these transmission lines. Here are some
suggestions for maximizing the MAX3625B’s perfor-
mance:
An uninterrupted ground plane should be posi-
tioned beneath the clock I/Os.
Supply and ground pin vias should be placed
close to the IC and the input/output interfaces to
allow a return current path to the MAX3625B and
the receive devices.
Supply decoupling capacitors should be placed
close to the MAX3625B supply pins.
Maintain 100
Ω differential (or 50Ω single-ended)
transmission line impedance out of the MAX3625B.
Use good high-frequency layout techniques and
multilayer boards with an uninterrupted ground
plane to minimize EMI and crosstalk.
The 24-pin TSSOP-EP package features an
exposed pad (EP), which provides a low-resis-
tance thermal path for heat removal from the IC,
and must be connected to the circuit board ground
plane for proper operation.
Refer to the MAX3625B Evaluation Kit for more information.
Chip Information
TRANSISTOR COUNT: 10,840
PROCESS: BiCMOS
MAX3625B
Low-Jitter, Precision Clock
Generator with Three Outputs
_______________________________________________________________________________________
9
ESD
STRUCTURES
Qx
VCC
Qx
Figure 7. Simplified LVPECL Output Circuit Schematic
14.5k
Ω
VB
ESD
STRUCTURES
VB
REF_IN
VB = 1.4V
VCC
Figure 6. Simplified REF_IN Pin Circuit Schematic
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| D38999/26JJ19SNLC | CONN HSG PLUG 19POS STRGHT SCKT |
| VI-J23-MZ-F2 | CONVERTER MOD DC/DC 24V 25W |
| VI-24H-MW-F3 | CONVERTER MOD DC/DC 52V 100W |
| D38999/26MJ19BN | CONN HSG PLUG 19POS STRGHT SCKT |
| VI-24H-MW-F2 | CONVERTER MOD DC/DC 52V 100W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| MAX3625BEUG+ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Low Jitter Precision w/Four Outputs RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MAX3625BEUG+T | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Low Jitter Precision w/Four Outputs RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MAX3625BEVKIT+ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Not Available From Mouser RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MAX3625CUG+ | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Not Available From Mouser RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
| MAX3625CUG+T | 功能描述:時鐘發(fā)生器及支持產(chǎn)品 Not Available From Mouser RoHS:否 制造商:Silicon Labs 類型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。