- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45050 > M43C505-XXX-Q44 (TEMIC SEMICONDUCTORS) 4-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC44 PDF資料下載
參數(shù)資料
| 型號： | M43C505-XXX-Q44 |
| 廠商： | TEMIC SEMICONDUCTORS |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 4-BIT, MROM, 2 MHz, MICROCONTROLLER, PQCC44 |
| 封裝： | PLCC-44 |
| 文件頁數(shù)： | 32/242頁 |
| 文件大小： | 3080K |
| 代理商： | M43C505-XXX-Q44 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁當前第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁
127
2588F–AVR–06/2013
ATtiny261/461/861
Figure 13-3. Three-wire Mode, Timing Diagram
The Three-wire mode timing is shown in Figure 13-3. At the top of the figure is a USCK cycle ref-
erence. One bit is shifted into the USI Data Register (USIDR) for each of these cycles. The
USCK timing is shown for both external clock modes. In External Clock mode 0 (USICS0 = 0), DI
is sampled at positive edges, and DO is changed (Data Register is shifted by one) at negative
edges. In external clock mode 1 (USICS0 = 1) the opposite edges with respect to mode 0 are
used. In other words, data is sampled at negative and output is changed at positive edges. The
USI clock modes corresponds to the SPI data mode 0 and 1.
Referring to the timing diagram (Figure 13-3), a bus transfer involves the following steps:
1.
The slave and master devices set up their data outputs and, depending on the protocol
used, enable their output drivers (mark A and B). The output is set up by writing the
data to be transmitted to the USI Data Register. The output is enabled by setting the
corresponding bit in the Data Direction Register of Port A. Note that there is not a pre-
ferred order of points A and B in the figure, but both must be at least one half USCK
cycle before point C, where the data is sampled. This is in order to ensure that the data
setup requirement is satisfied. The 4-bit counter is reset to zero.
2.
The master software generates a clock pulse by toggling the USCK line twice (C and
D). The bit values on the data input (DI) pins are sampled by the USI on the first edge
(C), and the data output is changed on the opposite edge (D). The 4-bit counter will
count both edges.
3.
Step 2. is repeated eight times for a complete register (byte) transfer.
4.
After eight clock pulses (i.e., 16 clock edges) the counter will overflow and indicate that
the transfer has been completed. The data bytes transferred must now be processed
before a new transfer can be initiated. The overflow interrupt will wake up the processor
if it is set to Idle mode. Depending on the protocol used the slave device can now set its
output to high impedance.
13.3.2
SPI Master Operation Example
The following code demonstrates how to use the USI module as a SPI Master:
SPITransfer:
sts
USIDR,r16
ldi
r16,(1<<USIOIF)
sts
USISR,r16
ldi
r16,(1<<USIWM0)|(1<<USICS1)|(1<<USICLK)|(1<<USITC)
MSB
654321
LSB
1
2
3
4
5
6
7
8
654321
LSB
USCK
DO
DI
D
C
B
A
E
CYCLE ( Reference )
相關PDF資料 |
PDF描述 |
|---|---|
| M44C090-XXX-FL16 | 8-BIT, MROM, 16 MHz, MICROCONTROLLER, PDSO16 |
| M44C090-XXX-DIT | 4-BIT, MROM, 4 MHz, MICROCONTROLLER, UUC |
| M48ST59W-70MH1TR | 0 TIMER(S), REAL TIME CLOCK, PDSO44 |
| M48ST59W-100MH1 | 0 TIMER(S), REAL TIME CLOCK, PDSO44 |
| M48T02-150PC1 | 0 TIMER(S), REAL TIME CLOCK, PDIP24 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| M43G | 功能描述:滑動開關 Std Sz Slide Switch RoHS:否 制造商:C&K Components 觸點形式:SPDT 開關功能:Momentary 觸點額定值: 端接類型: 執(zhí)行器:Extended, Side 安裝風格:SMD/SMT 觸點電鍍:Silver 封裝: |
| M43P100KB30T601 | 功能描述:微調電阻 - 通孔 43 P 10U 10% T601 BO100 e3 RoHS:否 制造商:Vishay/Sfernice 產(chǎn)品:Trimmer Resistors - Multi Turn 產(chǎn)品類型:Multiturn 轉數(shù):14 錐度:Linear 電阻:10 kOhms 電壓額定值:250 V 端接類型:Pin 功率額定值:250 mW (1/4 W) 容差:10 % 溫度系數(shù):100 PPM / C |
| M43P100KB40 | 功能描述:微調電阻 - 通孔 3/4"REC 10ohms 10% RoHS:否 制造商:Vishay/Sfernice 產(chǎn)品:Trimmer Resistors - Multi Turn 產(chǎn)品類型:Multiturn 轉數(shù):14 錐度:Linear 電阻:10 kOhms 電壓額定值:250 V 端接類型:Pin 功率額定值:250 mW (1/4 W) 容差:10 % 溫度系數(shù):100 PPM / C |
| M43P101KB30T601 | 制造商:Vishay Dale 功能描述:43 P 100U 10% T601 BO100 E3 - Boxed Product (Development Kits) 制造商:Vishay Spectrol 功能描述:TRIMMER 20 TURN 100R 制造商:Vishay Spectrol 功能描述:TRIMMER, 20 TURN 100R 制造商:Vishay Spectrol 功能描述:TRIMMER, 20 TURN 100R; Track Resistance:100ohm; No. of Turns:18; Resistance Tolerance: 10%; Temperature Coefficient: 100ppm/C; Power Rating:500mW; Potentiometer Mounting:Through Hole; SVHC:No SVHC (18-Jun-2012); Adjustment ;RoHS Compliant: Yes |
| M43P101KB40 | 功能描述:微調電阻 - 通孔 3/4"REC 100ohms 10% RoHS:否 制造商:Vishay/Sfernice 產(chǎn)品:Trimmer Resistors - Multi Turn 產(chǎn)品類型:Multiturn 轉數(shù):14 錐度:Linear 電阻:10 kOhms 電壓額定值:250 V 端接類型:Pin 功率額定值:250 mW (1/4 W) 容差:10 % 溫度系數(shù):100 PPM / C |
發(fā)布緊急采購，3分鐘左右您將得到回復。