- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄45047 > M38869MCA-XXXHP 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80 PDF資料下載
參數(shù)資料
| 型號： | M38869MCA-XXXHP |
| 元件分類： | 微控制器/微處理器 |
| 英文描述： | 8-BIT, MROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| 封裝： | 12 X 12 MM, PLASTIC, LQFP-80 |
| 文件頁數(shù)： | 90/379頁 |
| 文件大?。?/td> | 4123K |
| 代理商： | M38869MCA-XXXHP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁當(dāng)前第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁第376頁第377頁第378頁第379頁
viii
3886 Group User’s Manual
List of figures
Fig. 2.4.12 Structure of Interrupt request register 2 ............................................................... 2-48
Fig. 2.4.13 Structure of Interrupt control register 1 ................................................................ 2-49
Fig. 2.4.14 Structure of Interrupt control register 2 ................................................................ 2-49
Fig. 2.4.15 Serial I/O connection examples (1) ....................................................................... 2-50
Fig. 2.4.16 Serial I/O connection examples (2) ....................................................................... 2-51
Fig. 2.4.17 Serial I/O transfer data format ............................................................................... 2-52
Fig. 2.4.18 Connection diagram ................................................................................................. 2-53
Fig. 2.4.19 Timing chart .............................................................................................................. 2-53
Fig. 2.4.20 Registers setting relevant to transmitting side ..................................................... 2-54
Fig. 2.4.21 Registers setting relevant to receiving side ......................................................... 2-55
Fig. 2.4.22 Control procedure of transmitting side .................................................................. 2-56
Fig. 2.4.23 Control procedure of receiving side ...................................................................... 2-57
Fig. 2.4.24 Connection diagram ................................................................................................. 2-58
Fig. 2.4.25 Timing chart .............................................................................................................. 2-58
Fig. 2.4.26 Registers setting relevant to Serial I/O1 .............................................................. 2-59
Fig. 2.4.27 Setting of serial I/O1 transmission data ............................................................... 2-59
Fig. 2.4.28 Control procedure of Serial I/O1 ............................................................................ 2-60
Fig. 2.4.29 Registers setting relevant to Serial I/O2 .............................................................. 2-61
Fig. 2.4.30 Setting of serial I/O2 transmission data ............................................................... 2-61
Fig. 2.4.31 Control procedure of Serial I/O2 ............................................................................ 2-62
Fig. 2.4.32 Connection diagram ................................................................................................. 2-63
Fig. 2.4.33 Timing chart .............................................................................................................. 2-64
Fig. 2.4.34 Relevant registers setting ....................................................................................... 2-64
Fig. 2.4.35 Control procedure of master unit ........................................................................... 2-65
Fig. 2.4.36 Control procedure of slave unit ............................................................................. 2-66
Fig. 2.4.37 Connection diagram (Communication using UART) ............................................ 2-67
Fig. 2.4.38 Timing chart (using UART) ..................................................................................... 2-67
Fig. 2.4.39 Registers setting relevant to transmitting side ..................................................... 2-69
Fig. 2.4.40 Registers setting relevant to receiving side ......................................................... 2-70
Fig. 2.4.41 Control procedure of transmitting side .................................................................. 2-71
Fig. 2.4.42 Control procedure of receiving side ...................................................................... 2-72
Fig. 2.4.43 Sequence of setting serial I/O1 control register again ....................................... 2-74
Fig. 2.5.1 Memory map of registers relevant to I2C-BUS interface ...................................... 2-76
Fig. 2.5.2 Structure of I2C data shift register ........................................................................... 2-76
Fig. 2.5.3 Structure of I2C address register ............................................................................. 2-77
Fig. 2.5.4 Structure of I2C status register ................................................................................. 2-77
Fig. 2.5.5 Structure of I2C control register ............................................................................... 2-78
Fig. 2.5.6 Structure of I2C clock control register ..................................................................... 2-79
Fig. 2.5.7 Structure of I2C START/STOP condition control register ..................................... 2-80
Fig. 2.5.8 Structure of Interrupt source selection register ..................................................... 2-80
Fig. 2.5.9 Structure of Interrupt request register 1 ................................................................. 2-81
Fig. 2.5.10 Structure of Interrupt request register 2 ............................................................... 2-81
Fig. 2.5.11 Structure of Interrupt control register 1 ................................................................ 2-82
Fig. 2.5.12 Structure of Interrupt control register 2 ................................................................ 2-82
Fig. 2.5.13 I2C-BUS connection structure ................................................................................. 2-83
Fig. 2.5.14 I2C-BUS communication format example .............................................................. 2-84
Fig. 2.5.15 RESTART condition of master reception .............................................................. 2-85
Fig. 2.5.16 SCL waveforms when synchronizing clocks ......................................................... 2-86
Fig. 2.5.17 Initial setting example .............................................................................................. 2-88
Fig. 2.5.18 Read Word protocol communication as I2C-BUS master device ....................... 2-89
Fig. 2.5.19 Generating of START condition and transmission process of slave address + write bit .. 2-90
Fig. 2.5.20 Transmission process of command ....................................................................... 2-91
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| M38867E8A-XXXHP | 8-BIT, OTPROM, 10 MHz, MICROCONTROLLER, PQFP80 |
| M38869FFAHP | 8-BIT, FLASH, 10 MHz, MICROCONTROLLER, PQFP80 |
| M38867E8AFS | 8-BIT, UVPROM, 10 MHz, MICROCONTROLLER, CQCC80 |
| M38881E2GP | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP64 |
| M38881E2FP | 8-BIT, OTPROM, 12.5 MHz, MICROCONTROLLER, PQFP64 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| M38869MC-XXXHP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38869MD-XXXHP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38869ME-XXXHP | 制造商:RENESAS 制造商全稱:Renesas Technology Corp 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38869MFA | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
| M38869MFA-XXXGP | 制造商:MITSUBISHI 制造商全稱:Mitsubishi Electric Semiconductor 功能描述:SINGLE-CHIP 8-BIT CMOS MICROCOMPUTER |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。