參數(shù)資料
型號: M368L1624DTM-CCC
廠商: SAMSUNG SEMICONDUCTOR CO. LTD.
英文描述: 184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC
中文描述: 184pin緩沖模塊的256Mb的D為基礎(chǔ)的非ECC的模具64/72-bit / ECC的
文件頁數(shù): 8/22頁
文件大?。?/td> 354K
代理商: M368L1624DTM-CCC
DDR SDRAM
Rev. 1.2 May. 2003
128MB, 256MB, 512MB Unbuffered DIMM
DQ4
DQ5
DQ6
DQ7
DQ0
DQ1
DQ2
DQ3
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D0
DM0
DM
D8
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DQ12
DQ13
DQ14
DQ8
DQ9
DQ10
DQ11
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D1
DM
D9
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DM1
DQ20
DQ21
DQ22
DQ23
DQ16
DQ17
DQ18
DQ19
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D2
DM
D10
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DM2
DQ28
DQ29
DQ30
DQ31
DQ24
DQ25
DQ26
DQ27
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D3
DM
D11
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DM3
DQ36
DQ37
DQ38
DQ39
DQ32
DQ33
DQ34
DQ35
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D4
DM4
DM
D12
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DQ44
DQ45
DQ46
DQ47
DQ40
DQ41
DQ42
DQ43
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D5
DM
D13
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DM5
DQ52
DQ53
DQ54
DQ55
DQ48
DQ49
DQ50
DQ51
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D6
DM
D14
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DQ60
DQ61
DQ62
DQ63
DQ56
DQ57
DQ58
DQ59
DM
I/O 7
I/O 6
I/O 1
I/O 0
I/O 5
I/O 4
I/O 3
I/O 2
D7
DM
D15
I/O 0
I/O 1
I/O 6
I/O 7
I/O 2
I/O 3
I/O 4
I/O 5
DM7
CS0
CS1
CS
CS
CS
CS
CS
CS
CS
CS
CS
CS
CS
CS
CS
CS
CS
CS
DQS0
DQS
DQS4
DQS1
DQS5
DQS
DQS
DQS2
DQS
DQS
DQS3
DQS
DQS
DM6
DQS6
DQS7
DQS
DQS
DQS
DQS
DQS
DQS
DQS
DQS
DQS
512MB, 64M x 64 Non ECC Module (M368L6423DTM)
(Populated as 2 bank of x8 DDR SDRAM Module)
Functional Block Diagram
Clock Wiring
Clock
Input
CK0/CK0
CK1/CK1
CK2/CK2
SDRAMs
4 SDRAMs
6 SDRAMs
6 SDRAMs
A0
Serial PD
A1
A2
SA0
SA1
SA2
SCL
WP
SDA
V
SS
D0 - D15
D0 - D15
V
DD
/V
DDQ
D0 - D15
D0 - D15
VREF
V
DDSPD
SPD
Notes :
1. DQ-to-I/O wiring is shown as recommended
but may be changed.
2. DQ/DQS/DM/CKE/CS relationships must be
maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 3.0 Ohms +
5%
A0 - A12
A0-A12 : DDR SDRAMs D0 - D15
RAS
RAS : DDR SDRAMs D0 - D15
CAS
CAS : DDR SDRAMs D0 - D15
WE
WE : DDR SDRAMs D0 - D15
CKE1
CKE : DDR SDRAMs D8 - D15
BA0 - BA1
BA0-BA1 : DDR SDRAMs D0 - D15
CKE0
CKE : DDR SDRAMs D0 - D7
*Clock Net Wiring
Card
Edge
D3/D0/D5
D4/D1/D6
Cap/D2/D7
*
Cap/D8/D13
*
D11/D9/D14
D12/D10/D15
R=120
CK0/1/2
Cap will replace DRAM
*If four DRAMs are loaded,
相關(guān)PDF資料
PDF描述
M368L1624DTL 16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16
M368L1624DTL-C(L)A2 16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16
M368L1624DTL-C(L)B0 16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16
M368L1624DTL-C(L)B3 16Mx64 DDR SDRAM 184pin DIMM based on 16Mx16
M368L1624DTM-LCC 184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
M368L1624DTM-CCC/C4 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC
M368L1624DTM-LCC 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC
M368L1624DTM-LCC/C4 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:184pin Unbuffered Module based on 256Mb D-die 64/72-bit Non ECC/ECC
M368L1624FTM 制造商:SANKEN 制造商全稱:Sanken electric 功能描述:184pin Unbuffered Module based on 256Mb F-die with 64/72-bit Non-ECC / ECC
M368L1624FTM-CB3AA 制造商:SANKEN 制造商全稱:Sanken electric 功能描述:184pin Unbuffered Module based on 256Mb F-die with 64/72-bit Non-ECC / ECC