- 您現在的位置：買賣IC網 > PDF目錄358935 > LPC47S422QFP (STANDARD MICROSYSTEMS CORP) ENHANCED SUPER I/O WITH LPC INTERFACE FOR SERVER APPLICATIONS PDF資料下載
參數資料
| 型號： | LPC47S422QFP |
| 廠商： | STANDARD MICROSYSTEMS CORP |
| 元件分類： | 外設及接口 |
| 英文描述： | ENHANCED SUPER I/O WITH LPC INTERFACE FOR SERVER APPLICATIONS |
| 中文描述： | MULTIFUNCTION PERIPHERAL, PQFP100 |
| 封裝： | QFP-100 |
| 文件頁數： | 151/264頁 |
| 文件大?。?/td> | 1342K |
| 代理商： | LPC47S422QFP |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁當前第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁
SECURITY FEATURE
The following register describes the functionality to support security in the LPC47S42x.
GPIO Device Disable Register Control
The GPIO pin GP43 is used for the Device Disable Register Control (DDRC) function. Setting bits[3:2]
of the GP43 configuration register to ‘01’, selects the DDRC function for the GP43 pin. When
bits[3:2]=01 the GP43 pin is an input, with non-inverted polarity. Bits[3:2] cannot be cleared by writing
to these bits; they are cleared by VTR POR, VCC POR and Hard Reset. That is, when the DDRC
function is selected for this pin, it cannot be changed, except by a VCC POR, hard reset or VTR POR.
When the DDRC function is selected for GP43, the Device Disable register is controlled by the value of
the GP43 pin as follows:
If the GP43 pin is high, the Device Disable Register is Read-Only.
If the GP43 pin is low, the Device Disable Register is Read/Write.
Device Disable Register
The Device Disable Register is located in the PME register block at offset 0x22 from the RUNTIME
REGISTERS BLOCK base I/O address in logical device A. Writes to this register are blocked when the
GP43 pin is configured for the Device Disable Register Control function (GP43 configuration register bit
2 =1) and the GP43 pin is high.
The control register for device disable register is defined in the “Runtime Registers” section.
SMBus CONTROLLER
Overview
The LPC47S42x supports SMBus. SMBus is a serial communication protocol between a computer host
and its peripheral devices. It provides a simple, uniform and inexpensive way to connect peripheral
devices to a single computer port. A single SMBus on a host can accommodate up to 125 peripheral
devices.
The SMBus protocol includes a physical layer based on the I
2
C
TM
serial bus developed by Philips, and
several software layers. The software layers include the base protocol, the device driver interface, and
several specific device protocols.
For a description of the SMBus protocol, please refer to the System Management Bus Specification
Revision 1.0, February 15, 1995, available from Intel Corporation.
The SMBus can assert both an nIO_PME and an nIO_SMI event when enabled and following an
SMBus interrupt. Refer to registers PME_STS6, PME_EN6, SMI_STS2 and SMI_EN2 in the Runtime
Registers section for more information.
The SMBus implementation in the LPC47S42x has the following additions over the I
2
C:
(1) Added Timeout Error (TE) Bit, in D6 of the SMBus Status Register.
(2) Added Timeout Interrupt Enable Bit D4 in the SMBus Control register.
151
相關PDF資料 |
PDF描述 |
|---|---|
| LPC47U33x | 100 Pin Enhanced Super I/O for LPC Bus with Consumer Features and SMBus Controller |
| LPC870-FJ | Mini SIDELED |
| LPC870-G | Mini SIDELED |
| LPC870-GK | Mini SIDELED |
| LPC870-H | Mini SIDELED |
相關代理商/技術參數 |
參數描述 |
|---|---|
| LPC47S42X | 制造商:SMSC 制造商全稱:SMSC 功能描述:ENHANCED SUPER I/O WITH LPC INTERFACE FOR SERVER APPLICATIONS |
| LPC47S457-NC | 功能描述:輸入/輸出控制器接口集成電路 Enhanced Super I/O Controller RoHS:否 制造商:Silicon Labs 產品: 輸入/輸出端數量: 工作電源電壓: 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風格:SMD/SMT 封裝 / 箱體:QFN-64 封裝:Tray |
| LPC47S457-NS | 功能描述:接口 - 專用 Enhanced Super I/O Controller RoHS:否 制造商:Texas Instruments 產品類型:1080p60 Image Sensor Receiver 工作電源電壓:1.8 V 電源電流:89 mA 最大功率耗散: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:BGA-59 |
| LPC47S45X | 制造商:SMSC 制造商全稱:SMSC 功能描述:Advanced I/O with X-Bus Interface |
| LPC47S45X_07 | 制造商:SMSC 制造商全稱:SMSC 功能描述:Advanced I/O with X-Bus Interface |
發(fā)布緊急采購，3分鐘左右您將得到回復。