參數(shù)資料
型號： LPC47M112-MC
廠商： STANDARD MICROSYSTEMS CORP
元件分類： 外設(shè)及接口
英文描述： ENHANCED SUPER I/O CONTROLLER WITH LPC INTERFACE
中文描述： MULTIFUNCTION PERIPHERAL, PQFP100
封裝： 14 X 20 MM, QFP-100
文件頁數(shù)： 4/228頁
文件大小： 1269K
代理商： LPC47M112-MC
第1頁第2頁第3頁當(dāng)前第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁
SMSC DS – LPC47M192
Page 4
Rev. 03/30/05
DATASHEET
TABLE OF CONTENTS
1
GENERAL DESCRIPTION ....................................................................................................................3
2
PIN LAYOUT........................................................................................................................................10
3
PIN CONFIGURATION ........................................................................................................................11
4
DESCRIPTION OF PIN FUNCTIONS..................................................................................................12
4.1
B
UFFER
N
AME
D
ESCRIPTIONS
...........................................................................................................20
4.2
P
INS
T
HAT
R
EQUIRE
E
XTERNAL
P
ULLUP
R
ESISTORS
..........................................................................20
4.2.1
Super I/O Pins ........................................................................................................................................20
4.2.2
Hardware Monitoring Block Pins.............................................................................................................21
BLOCK DIAGRAM...............................................................................................................................22
5
6
POWER FUNCTIONALITY..................................................................................................................23
6.1
VCC/HVCC
P
OWER
........................................................................................................................23
6.1.1
3 VOLT OPERATION / 5 VOLT TOLERANCE.......................................................................................23
6.2
VREF
P
IN
........................................................................................................................................23
6.3
VTR
S
UPPORT
.................................................................................................................................23
6.3.1
Trickle Power Functionality.....................................................................................................................23
6.4
32.768
K
H
Z
T
RICKLE
C
LOCK
I
NPUT
...................................................................................................25
6.4.1
Indication of 32KHZ Clock ......................................................................................................................25
6.5
I
NTERNAL
PWRGOOD.....................................................................................................................25
6.6
M
AXIMUM
C
URRENT
V
ALUES
.............................................................................................................25
6.6.1
Super I/O Functions................................................................................................................................25
6.6.2
Hardware Monitoring Block Functions....................................................................................................26
6.7
P
OWER
M
ANAGEMENT
E
VENTS
(PME/SCI).......................................................................................26
FUNCTIONAL DESCRIPTION.............................................................................................................27
7.1
S
UPER
I/O
R
EGISTERS
.....................................................................................................................27
7.2
H
OST
P
ROCESSOR
I
NTERFACE
(LPC) ...............................................................................................27
7.3
LPC
I
NTERFACE
...............................................................................................................................28
7.3.1
LPC Interface Signal Definition...............................................................................................................28
7.3.2
LPC Cycles.............................................................................................................................................28
7.3.3
Field Definitions......................................................................................................................................28
7.3.4
LFRAME# Usage....................................................................................................................................28
7.3.5
I/O Read and Write Cycles .....................................................................................................................29
7.3.6
DMA Read and Write Cycles..................................................................................................................29
7.3.7
DMA Protocol .........................................................................................................................................29
7.3.8
POWER MANAGEMENT .......................................................................................................................29
7.3.8.1
CLOCKRUN Protocol....................................................................................................................................29
7.3.8.2
LPCPD Protocol..............................................................................................................................................29
7.3.9
SYNC Protocol .......................................................................................................................................29
7.3.9.1
Typical Usage .................................................................................................................................................29
7.3.9.2
SYNC Timeout ...............................................................................................................................................30
7.3.9.3
SYNC Patterns and Maximum Number of SYNCS........................................................................................30
7.3.9.4
SYNC Error Indication....................................................................................................................................30
7.3.9.5
I/O and DMA START Fields..........................................................................................................................30
7.3.9.6
Reset Policy.....................................................................................................................................................30
7.3.10
LPC TRANSFERS ..............................................................................................................................30
7.3.10.1
Wait State Requirements.................................................................................................................................30
7.4
F
LOPPY
D
ISK
C
ONTROLLER
..............................................................................................................31
7.4.1
FDC Internal Registers...........................................................................................................................31
7.4.2
STATUS REGISTER ENCODING..........................................................................................................41
7.4.3
Instruction Set.........................................................................................................................................48
7.4.4
DATA TRANSFER COMMANDS............................................................................................................54
7.4.5
DIRECT SUPPORT FOR TWO FLOPPY DRIVES.................................................................................64
7
相關(guān)PDF資料
PDF描述
LPC47M112-MW ENHANCED SUPER I/O CONTROLLER WITH LPC INTERFACE
LPC47N252-SD Advanced Notebook I/O Controller with On-Board FLASH
LPC47N252-SG Advanced Notebook I/O Controller with On-Board FLASH
LPC47M172-NR ADVANCED I/O CONTROLLER WITH MOTHERBOARD GLUE LOGIC
LPC47N267-MN 100 Pin LPC Notebook I/O with X-Bus Interface
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LPC47M112-MW 功能描述:以太網(wǎng) IC Enhanced Super I/O Cntrl LPC Interface RoHS:否 制造商:Micrel 產(chǎn)品:Ethernet Switches 收發(fā)器數(shù)量:2 數(shù)據(jù)速率:10 Mb/s, 100 Mb/s 電源電壓-最大:1.25 V, 3.45 V 電源電壓-最小:1.15 V, 3.15 V 最大工作溫度:+ 85 C 封裝 / 箱體:QFN-64 封裝:Tray
LPC47M133-NC 制造商:SMSC 功能描述:
LPC47M140-NC 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB
LPC47M141-NC 制造商:SMSC 制造商全稱:SMSC 功能描述:128 PIN ENGANCED SUPER I/O CONTROLLER WITH AN LPC INTERFACE AND USB HUB
LPC47M142-NC 制造商:Rochester Electronics LLC 功能描述:- Bulk
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*