- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄358798 > LH5481 (Sharp Corporation) Cascadable 64 x 8 FIFO Cascadable 64 x 9 FIFO PDF資料下載
參數(shù)資料
| 型號： | LH5481 |
| 廠商： | Sharp Corporation |
| 英文描述： | Cascadable 64 x 8 FIFO Cascadable 64 x 9 FIFO |
| 中文描述： | 級聯(lián)64 × 8的FIFO級聯(lián)64 × 9先進(jìn)先出 |
| 文件頁數(shù)： | 2/16頁 |
| 文件大?。?/td> | 125K |
| 代理商： | LH5481 |
PIN DESCRIPTIONS
PIN
PIN TYPE *
DESCRIPTION
DI
0
– DI
7
I
Data Inputs, LH5481
DO
0
– DO
7
O/Z
Data Outputs, LH5481
DI
0
– DI
8
I
Data Inputs, LH5491
DO
0
– DO
8
O
Data Outputs, LH5491
SI
I
Shift In
SO
I
Shift Out
IR
O
Input Ready
OR
O
Output Ready
* I = Input, O = Output, Z = High-Impedance, V = Power Voltage Level
PIN
PIN TYPE *
DESCRIPTION
HF
O
Half-Full Flag
AFE
O
Almost-Full / Almost-
Empty
MR
I
Master Reset
OE
I
Output Enable
(LH5481 only)
V
CC
V
Positive Power Supply
V
SS
V
Ground
5481-3
WRITE POINTER
WRITE MULTIPLEXER
MEMORY ARRAY
READ MULTIPLEXER
READ POINTER
INPUT
CONTROL
LOGIC
DATA IN
MASTER
RESET
SI
IR
(LH5491) DI
0
- DI
8
(LH5481) DI
0
- DI
7
MR
ALMOST-FULL/
ALMOST-EMPTY
HALF-FULL
DATA OUT
OUTPUT
CONTROL
LOGIC
AFE
HF
DO
0
DO
7
OR
SO
DO
(LH5491)
OE
(LH5481)
.
.
Figure 3. LH5481/91 Block Diagram
LH5481/91
64
×
8 / 64
×
9 FIFO
2
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LH5493 | 4K x 9 Parallel-to Serial FIFO |
| LH5496-50 | CMOS 512 X 9 FIFO |
| LH5496-65 | CMOS 512 X 9 FIFO |
| LH5496-80 | CMOS 512 X 9 FIFO |
| LH5496D-15 | CMOS 512 X 9 FIFO |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LH5481D-15 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Asynchronous FIFO |
| LH5481D-25 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Asynchronous FIFO |
| LH5481D-35 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Asynchronous FIFO |
| LH5481U-15 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Asynchronous FIFO |
| LH5481U-25 | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:x8 Asynchronous FIFO |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。