- 您現(xiàn)在的位置：買賣IC網 > PDF目錄358798 > LH543601 (Sharp Corporation) 256 x 36 x 2 Bidirectional FIFO PDF資料下載
參數(shù)資料
| 型號： | LH543601 |
| 廠商： | Sharp Corporation |
| 英文描述： | 256 x 36 x 2 Bidirectional FIFO |
| 中文描述： | 256 × 36 × 2雙向先進先出 |
| 文件頁數(shù)： | 26/43頁 |
| 文件大小： | 360K |
| 代理商： | LH543601 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁當前第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁
TIMING DIAGRAMS (cont’d)
FF
1
(FF
2
)
EH
t
ES
t
FF
t
FF
t
CK (CK )
EN (EN )
CK (CK )
R/W (R/W )
R/W (R/W )
EN (EN )
RWH
t
RWS
t
RWH
t
RWS
t
543601-3
NOTES:
1.
A
2A
,
A
,
and A
all are held HIGH for FIFO access at Port A.
A
is held HIGH for FIFO access at Port B.
2. Parameters without parentheses apply to FIFO #1 operation.
Parameters with parentheses apply to FIFO #2 operation.
3. Assertion of the Full Flags is controlled by rising clock edges,
whereas deassertion of the Full Flags is controlled by falling
clock edges.
t
RQS
t
RQH
REQ
A
(REQ
B
)
EH
t
ES
t
REQ
B
(REQ
A
)
t
RQS
t
RQH
Figure 17. Full Flag Timing
LH543601
256
×
36
×
2 Bidirectional FIFO
26
相關PDF資料 |
PDF描述 |
|---|---|
| LH543601M-20 | 256 x 36 x 2 Bidirectional FIFO |
| LH543601M-25 | 256 x 36 x 2 Bidirectional FIFO |
| LH543601M-30 | 256 x 36 x 2 Bidirectional FIFO |
| LH543601M-35 | 256 x 36 x 2 Bidirectional FIFO |
| LH543601P-20 | 256 x 36 x 2 Bidirectional FIFO |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| LH543601M-20 | 制造商:SHARP 制造商全稱:Sharp Electrionic Components 功能描述:256 x 36 x 2 Bidirectional FIFO |
| LH543601M-25 | 制造商:SHARP 制造商全稱:Sharp Electrionic Components 功能描述:256 x 36 x 2 Bidirectional FIFO |
| LH543601M-30 | 制造商:SHARP 制造商全稱:Sharp Electrionic Components 功能描述:256 x 36 x 2 Bidirectional FIFO |
| LH543601M-35 | 制造商:SHARP 制造商全稱:Sharp Electrionic Components 功能描述:256 x 36 x 2 Bidirectional FIFO |
| LH543601P-20 | 制造商:SHARP 制造商全稱:Sharp Electrionic Components 功能描述:256 x 36 x 2 Bidirectional FIFO |
發(fā)布緊急采購，3分鐘左右您將得到回復。