- 您現在的位置：買賣IC網 > PDF目錄377640 > LFX500B-4F900I (Lattice Semiconductor Corporation) The ispXPGA architecture PDF資料下載
參數資料
| 型號： | LFX500B-4F900I |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | The ispXPGA architecture |
| 中文描述： | 在ispXPGA架構 |
| 文件頁數： | 33/89頁 |
| 文件大?。?/td> | 941K |
| 代理商： | LFX500B-4F900I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁當前第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁
Lattice Semiconductor
ispXPGA Family Data Sheet
33
LOCKIN Time
REFCLK and SS_CLKIN Timing
SERIALIZER Timing
1
Symbol
Description
Mode
Condition
Min.
Max.
Units
t
SCLOCK
CSPLL Lock Time
All
After Input is Stabilized
—
25
μ
S
t
RCP
t
RCP
t
RCP
t
RCP
t
RCP
t
RCP
t
RCP
t
CDRLOCK
CDRPLL Lock-in Time
SS
With SS mode Sync Pattern
—
1024
1
10B12B
With 10B12B Sync Pattern
—
1024
8B10B
With 8B10B Idle Pattern
—
480
t
SYNC
t
CAL
t
SUSYNC
t
HDSYNC
1. REFCLK clock period.
SyncPat Length
SS
1200
—
CAL Duration
SS
1100
—
SyncPat Set-up Time to CAL
SS
50
—
SyncPat Hold Time from CAL
SS
50
—
Symbol
Description
Mode
Condition
Min.
Max.
Units
f
DREFCLK
Frequency Deviation Between TX REFCLK and
CDRX REFCLK on one link.
8B10B,
10B12B
-100
100
ppm
t
JPPREFCLK
t
PWREFCLK
REFCLK, SS_CLKIN Peak-to-Peak Period Jitter
All
40-250 (MHz)
-0.005
0.005
UIPP
REFCLK, SS_CLKIN Pulse Width, (80% to 80% or
20% to 20%).
All
1
—
ns
t
RFREFCLK
REFCLK, SS_CLKIN Rise/Fall Time. (20% to 80%
or 80% to 20%)
All
—
2
ns
Symbol
Description
Mode
Condition
Min.
Max.
Units
t
JPPSOUT
SOUT Peak-to-Peak Output Data Jitter
All
—
0.25
UIPP
t
JPP8B10B
SOUT Peak-to-Peak Random Jitter
8B10B
900 Mbps w/k28.7-
—
130
ps
SOUT Peak-to-Peak Deterministic Jitter
8B10B
900 Mbps w/k28.5+
—
110
ps
t
RFSOUT
SOUT Output Data Rise/Fall Time (20%,
80%)
LVDS
—
700
ps
BLVDS
—
900
ps
t
COSOUT
REFCLK to SOUT Delay
SS/8B10B
2Bt
2
+ 2
1Bt
2
+ 2
2Bt
2
+ 10
1Bt
2
+ 10
ns
10B12B
ns
t
SKTX
Skew of SOUT with Respect to
SS_CLKOUT
SS
—
250
ps
t
CKOSOUT
t
HSITXDDATAS
t
HSITXDDATAH
TXD Data Hold Time
1. The SIN and SOUT jitter speci
fi
cations listed above are under the condition that the clock tree that drives the REFCLK to sysHSI Block is in
sysCLOCK PLL BYPASS mode.
2. Bt = bit time period. High speed serial bit time.
3. Internal timing for reference only.
SS_CLKOUT to bit0 of SOUT
SS
2Bt
2
+ t
SKTX
2Bt
2
+ t
SKTX
1.5
ns
TXD Data Setup Time
All
Note 3
—
ns
All
Note 3
—
1.0
ns
相關PDF資料 |
PDF描述 |
|---|---|
| LG-205 | Photointerrupters(Transmissive) |
| LG-206 | Photointerrupters(Transmissive) |
| LG-209 | Photointerrupters(Transmissive) |
| LG-209D | Photointerrupters(Transmissive) |
| LG-209L | Photointerrupters(Transmissive) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| LFX500B-4FE680C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-4FE680I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-4FH516C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-4FH516I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX500B-4FN256C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
發(fā)布緊急采購，3分鐘左右您將得到回復。