參數(shù)資料
型號： LFX200B-04FN256C
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 48/119頁
文件大小： 0K
描述： IC FPGA 210KGATES 256FPBGA
標準包裝： 90
系列： ispXPGA®
邏輯元件/單元數(shù)： 2704
RAM 位總計： 113664
輸入/輸出數(shù)： 160
門數(shù)： 210000
電源電壓： 2.3 V ~ 3.6 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 256-BGA
供應(yīng)商設(shè)備封裝： 256-FPBGA（17x17）
Lattice Semiconductor
ispXPGA Family Data Sheet
30
ispXPGA 125B/C & ispXPGA 125EB/EC EBR Timing Parameters
Parameter
Description
-5
1
-4
-3
Units
Min.
Max.
Min.
Max.
Min.
Max.
Synchronous Write
tEBSWAD_S
Address Setup Delay
0.59
—
0.61
—
0.70
—
ns
tEBSWAD_H
Address Hold Delay
-0.40
—
-0.39
—
-0.33
—
ns
tEBSWCPW
Clock Pulse Width
3.16
—
3.40
—
3.91
—
ns
tEBSWWE_S
Write Enable Setup Time
-0.12
—
-0.12
—
-0.10
—
ns
tEBSWWE_H
Write Enable Hold Time
0.16
—
0.16
—
0.18
—
ns
tEBSWD_S
Data Setup Time
0.27
—
0.28
—
0.32
—
ns
tEBSWD_H
Data Hold Time
-0.27
—
-0.26
—
-0.22
—
ns
Synchronous Read
tEBSR_CO
Clock to Data Delay
—
2.04
—
2.19
—
2.52
ns
tEBSRAD_S
Address Setup Delay
0.10
—
0.10
—
0.12
—
ns
tEBSRAD_H
Address Hold Delay
-0.07
—
-0.07
—
-0.06
—
ns
tEBSRCPW
Clock Pulse Width
3.16
—
3.40
—
3.91
—
ns
tEBSRCE_S
Clock Enable Setup Time
-1.76
—
-1.71
—
-1.45
—
ns
tEBSRCE_H
Clock Enable Hold Time
1.64
—
1.69
—
1.94
—
ns
tEBSRWE_S
Write Enable Setup Time
-0.18
—
-0.17
—
-0.14
—
ns
tEBSRWE_H
Write Enable Hold Time
0.12
—
0.12
—
0.14
—
ns
tEBSRWEEN
Write Enable to Data Enable Time
—
1.02
—
1.05
—
1.21
ns
tEBSRWEDIS Write Enable to Data Disable Time
—
0.99
—
1.02
—
1.17
ns
tEBSREN
Output Enable to Data Enable Time
—
1.02
—
1.05
—
1.21
ns
tEBSRDIS
Output Enable to Data Disable Time
—
0.83
—
0.86
—
0.99
ns
Asynchronous Read
tEBARADO
Address to New Valid Data Delay
—
2.39
—
2.46
—
2.83
ns
tEBARAD_H
Address to Previous Valid Data Delay
—
2.10
—
2.17
—
2.50
ns
tEBARWEEN
Write Enable to Data Enable Time
—
1.01
—
1.04
—
1.20
ns
tEBARWEDIS Write Enable to Data Disable Time
—
0.98
—
1.01
—
1.16
ns
tEBAREN
Output Enable to Data Enable Time
—
1.02
—
1.05
—
1.21
ns
tEBARDIS
Output Enable to Data Disable Time
—
0.83
—
0.86
—
0.99
ns
1. Only available for ispXPGA 125B and ispXPGA 125EB (2.5V/3.3V) devices.
Timing v.0.3
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
RF803E IC ENCODER 3 DGTL I/O 8-PDIP
DS9100-B+ CONTACT TOUCH AND HOLD
LFEC33E-4FN484I IC FPGA 32.8KLUTS 484FPBGA
LFEC33E-5FN484C IC FPGA 32.8KLUTS 484FPBGA
RSC49DRTH-S93 CONN EDGECARD 98POS DIP .100 SLD
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFX200B-04FN516C 功能描述:FPGA - 現(xiàn)場可編程門陣列 210K Gt ispJTAG 2.5 /3.3V -4 Spd RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX200B-04FN516C1 功能描述:FPGA - 現(xiàn)場可編程門陣列 RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX200B-05F256C 功能描述:FPGA - 現(xiàn)場可編程門陣列 210K Gates, 160 I/O 2.5/3.3V, -5 speed RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX200B-05F516C 功能描述:FPGA - 現(xiàn)場可編程門陣列 210K 208 I/O ispJTAG RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
LFX200B-05FH516C 功能描述:FPGA - 現(xiàn)場可編程門陣列 Use LFX200B-05F516C RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*