- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377640 > LFX125B-3F900C (Lattice Semiconductor Corporation) The ispXPGA architecture PDF資料下載
參數(shù)資料
| 型號： | LFX125B-3F900C |
| 廠商： | Lattice Semiconductor Corporation |
| 英文描述： | The ispXPGA architecture |
| 中文描述： | 在ispXPGA架構(gòu) |
| 文件頁數(shù)： | 29/89頁 |
| 文件大?。?/td> | 941K |
| 代理商： | LFX125B-3F900C |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁當(dāng)前第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁
Lattice Semiconductor
ispXPGA Family Data Sheet
29
ispXPGA EBR Timing Parameters
Parameter
Description
-4
-3
Units
Min.
Max.
Min.
Max.
Synchronous Write
t
EBSWAD_S
t
EBSWAD_H
t
EBSWCPW
t
EBSWWE_S
t
EBSWWE_H
t
EBSWD_S
t
EBSWD_H
Synchronous Read
Address Setup Delay
0.61
—
0.70
—
ns
Address Hold Delay
-0.39
—
-0.33
—
ns
Clock Pulse Width
—
3.40
—
3.91
ns
Write Enable Setup Time
-0.12
—
-0.10
—
ns
Write Enable Hold Time
0.16
—
0.18
—
ns
Data Setup Time
0.28
—
0.32
—
ns
Data Hold Time
-0.26
—
-0.22
—
ns
t
EBSR_CO
t
EBSRAD_S
t
EBSRAD_H
t
EBSRCPW
t
EBSRCE_S
t
EBSRCE_H
t
EBSRWE_S
t
EBSRWE_H
t
EBSRWEEN
t
EBSRWEDIS
t
EBSREN
t
EBSRDIS
Asynchronous Read
Clock to Data Delay
—
2.19
—
2.52
ns
Address Setup Delay
0.10
—
0.12
—
ns
Address Hold Delay
-0.07
—
-0.06
—
ns
Clock Pulse Width
—
3.40
—
3.91
ns
Clock Enable Setup Time
-1.71
—
-1.45
—
ns
Clock Enable Hold Time
1.69
—
1.94
—
ns
Write Enable Setup Time
-0.17
—
-0.14
—
ns
Write Enable Hold Time
0.12
—
0.14
—
ns
Write Enable to Data Enable Time
—
1.05
—
1.21
ns
Write Enable to Data Disable Time
—
1.02
—
1.17
ns
Output Enable to Data Enable Time
—
1.05
—
1.21
ns
Output Enable to Data Disable Time
—
0.86
—
0.99
ns
t
EBARADO
t
EBARAD_H
t
EBARWEEN
t
EBARWEDIS
t
EBAREN
t
EBARDIS
Address to New Valid Data Delay
—
2.46
—
2.83
ns
Address to Previous Valid Data Delay
—
2.17
—
2.50
ns
Write Enable to Data Enable Time
—
1.04
—
1.20
ns
Write Enable to Data Disable Time
—
1.01
—
1.16
ns
Output Enable to Data Enable Time
—
1.05
—
1.21
ns
Output Enable to Data Disable Time
—
0.86
—
0.99
ns
Timing v.2.0
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFX200B-3F900C | The ispXPGA architecture |
| LFX500B-3F900C | The ispXPGA architecture |
| LFX125C-3F900C | The ispXPGA architecture |
| LFX125B-3F900I | The ispXPGA architecture |
| LFX125B-4F900I | The ispXPGA architecture |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFX125B-3F900I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:The ispXPGA architecture |
| LFX125B-3FE680C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125B-3FE680I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125B-3FH516C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
| LFX125B-3FH516I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:ispXPGA Family |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。