Figure 3-17. Configuration from PROGRAMN Timing Figure 3-18. Wake-Up T" />
參數(shù)資料
型號: LFEC3E-5TN100C
廠商: Lattice Semiconductor Corporation
文件頁數(shù): 125/163頁
文件大?。?/td> 0K
描述: IC FPGA 3.1KLUTS 67I/O 100-TQFP
標(biāo)準(zhǔn)包裝: 90
系列: EC
邏輯元件/單元數(shù): 3100
RAM 位總計: 56320
輸入/輸出數(shù): 67
電源電壓: 1.14 V ~ 1.26 V
安裝類型: 表面貼裝
工作溫度: 0°C ~ 85°C
封裝/外殼: 100-LQFP
供應(yīng)商設(shè)備封裝: 100-TQFP(14x14)
3-28
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
Figure 3-17. Configuration from PROGRAMN Timing
Figure 3-18. Wake-Up Timing
Figure 3-19. sysCONFIG SPI Port Sequence
CCLK
DONE
PROGRAMN
CFG[2:0]
t
PRGMRJ
Valid
INITN
t
SUCFG
t
HCFG
1. The CFG pins are normally static (hard wired)
t
DPPINIT
t
DINITD
t
DINIT
t
IODISS
USER I/O
CCLK
DONE
PROGRAMN
USER I/O
INITN
t
IOENSS
Wake-Up
t
MWC
VCC
tICFG
tCSCCLK
tSOE
tSOCDO
tCSPID
tCSSPI
tCFGX
tDINIT
tDPPINIT
PROGRAMN
DONE
INITN
CSSPIN
CCLK
SISPI/BUSY
D7/SPID0
D7
D5 D4 D3 D2 D1 D0
D6
XXX
Valid Bitstream
Clock 127
Clock 128
0
1
2
3
4
5
6
7
0
tPRGM
Capture
CFGx
Capture
OPCODE
tDINITD
相關(guān)PDF資料
PDF描述
EMC50DRXN-S734 CONN EDGECARD 100PS DIP .100 SLD
LFEC3E-3FN256C IC FPGA 3.1KLUTS 160I/O 256-BGA
EMC50DRXH-S734 CONN EDGECARD 100PS DIP .100 SLD
LFEC3E-3F256C IC FPGA 3.1KLUTS 160I/O 256-BGA
LFEC3E-5QN208C IC FPGA 3.1KLUTS 145I/O 208-PQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFEC3E-5TN100I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC3E-5TN144C 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1K LUTs Pb-Free RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC3E-5TN144I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC40E-3F256C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC40E-3F256I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet