- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377639 > LFEC3E-3T100I (LATTICE SEMICONDUCTOR CORP) STANDOFF RND 4-40THR .625L BRS PDF資料下載
參數(shù)資料
| 型號： | LFEC3E-3T100I |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | FPGA |
| 英文描述： | STANDOFF RND 4-40THR .625L BRS |
| 中文描述： | FPGA, 384 CLBS, 3100 GATES, 420 MHz, PQFP100 |
| 封裝： | 14 X 14 MM, TQFP-100 |
| 文件頁數(shù)： | 58/117頁 |
| 文件大?。?/td> | 557K |
| 代理商： | LFEC3E-3T100I |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁當(dāng)前第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
3-22
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
Lattice Semiconductor
sysCLOCK PLL Timing
Over Recommended Operating Conditions
Parameter
f
IN
f
OUT
f
OUT2
f
VCO
f
PFD
AC Characteristics
t
DT
t
PH
Descriptions
Conditions
Min.
25
25
0.195
420
25
Typ.
—
—
—
—
—
Max.
420
420
210
840
—
Units
MHz
MHz
MHz
MHz
MHz
Input Clock Frequency (CLKI, CLKFB)
Output Clock Frequency (CLKOP, CLKOS)
K-Divider Output Frequency (CLKOK)
PLL VCO Frequency
Phase Detector Input Frequency
Output Clock Duty Cycle
Output Phase Accuracy
Default duty cycle elected
3
45
—
—
—
—
1
—
100
—
—
0.5
0.5
10
50
—
—
—
—
—
—
250
—
—
—
—
—
55
TBD
+/- 125
0.02
+/- 200
—
150
400
+/- 200
10
—
—
—
%
UI
ps
4
t
OPJIT
1
Output Clock Period Jitter
Fout >= 100MHz
Fout < 100MHz
Divider ratio = integer
At 90% or 10%
3
UIPP
ps
ns
us
ps
ps
ns
ns
ns
ns
t
SK
t
W
t
LOCK
t
PA
t
IPJIT
t
FBKDLY
t
HI
t
LO
t
RST
1. Jitter sample is taken over 10,000 samples of the primary PLL output with clean reference clock.
2. Output clock is valid after tLOCK for PLL reset and dynamic delay adjustment.
3. Using LVDS output buffers.
4. Relative to CLKOP.
Rev F 0.17
Input Clock to Output Clock skew
Output Clock Pulse Width
PLL Lock-in Time
Programmable Delay Unit
Input Clock Period Jitter
External Feedback Delay
Input Clock High Time
Input Clock Low Time
RST Pulse Width
2
90% to 90%
10% to 10%
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| LFEC3E-3T144C | LatticeECP/EC Family Data Sheet |
| LFEC3E-3T144I | LatticeECP/EC Family Data Sheet |
| LFEC3E-4F256C | LatticeECP/EC Family Data Sheet |
| LFEC3E-4F256I | LatticeECP/EC Family Data Sheet |
| LFEC3E-4F484C | LatticeECP/EC Family Data Sheet |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LFEC3E-3T100IES | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 67 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144C | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1K LUTs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144CES | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 97 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144I | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1K LUTs 97 IO 1.2V -3 Spd I RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| LFEC3E-3T144IES | 功能描述:FPGA - 現(xiàn)場可編程門陣列 3.1 LUT 97 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。