參數(shù)資料
型號(hào)： LFEC33E-3F484C
廠商： LATTICE SEMICONDUCTOR CORP
元件分類： FPGA
英文描述： LatticeECP/EC Family Data Sheet
中文描述： FPGA, 4096 CLBS, 32800 GATES, 420 MHz, PBGA484
封裝： 23 X 23 MM, FPBGA-484
文件頁(yè)數(shù)： 57/117頁(yè)
文件大小： 557K
代理商： LFEC33E-3F484C
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)當(dāng)前第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)
3-21
DC and Switching Characteristics
LatticeECP/EC Family Data Sheet
Lattice Semiconductor
HSTL15_I
HSTL15_II
HSTL15_III
HSTL15D_I
HSTL15D_III
SSTL33_I
SSTL33_II
SSTL33D_I
SSTL33D_II
SSTL25_I
SSTL25_II
SSTL25D_I
SSTL25D_II
SSTL18_I
SSTL18D_I
LVTTL33_4mA
LVTTL33_8mA
LVTTL33_12mA
LVTTL33_16mA
LVTTL33_20mA
LVCMOS33_4mA
LVCMOS33_8mA
LVCMOS33_12mA
LVCMOS33_16mA
LVCMOS33_20mA
LVCMOS25_4mA
LVCMOS25_8mA
LVCMOS25_12mA
LVCMOS25_16mA
LVCMOS25_20mA
LVCMOS18_4mA
LVCMOS18_8mA
LVCMOS18_12mA
LVCMOS18_16mA
LVCMOS15_4mA
LVCMOS15_8mA
LVCMOS12_2mA
LVCMOS12_6mA
LVCMOS12_4mA
PCI33
1. Timing adders are characterized but not tested on every device.
2. LVCMOS timing measured with the load speci
fi
ed in Switching Test Conditions table.
3. All other standards according to the appropriate speci
fi
cation.
Rev F 0.17
HSTL_15 class I
HSTL_15 class II
HSTL_15 class III
Differential HSTL 15 class I
Differential HSTL 15 class III
SSTL_3 class I
SSTL_3 class II
Differential SSTL_3 class I
Differential SSTL_3 class II
SSTL_2 class I
SSTL_2 class II
Differential SSTL_2 class I
Differential SSTL_2 class II
SSTL_1.8 class I
Differential SSTL_1.8 class I
LVTTL 4mA drive
LVTTL 8mA drive
LVTTL 12mA drive
LVTTL 16mA drive
LVTTL 20mA drive
LVCMOS 3.3 4mA drive
LVCMOS 3.3 8mA drive
LVCMOS 3.3 12mA drive
LVCMOS 3.3 16mA drive
LVCMOS 3.3 20mA drive
LVCMOS 2.5 4mA drive
LVCMOS 2.5 8mA drive
LVCMOS 2.5 12mA drive
LVCMOS 2.5 16mA drive
LVCMOS 2.5 20mA drive
LVCMOS 1.8 4mA drive
LVCMOS 1.8 8mA drive
LVCMOS 1.8 12mA drive
LVCMOS 1.8 16mA drive
LVCMOS 1.5 4mA drive
LVCMOS 1.5 8mA drive
LVCMOS 1.2 2mA drive
LVCMOS 1.2 6mA drive
LVCMOS 1.2 4mA drive
PCI33
-0.07
0.00
-0.05
-0.07
-0.05
-0.20
0.25
-0.20
0.25
-0.10
0.10
-0.10
0.10
-0.14
-0.14
-0.06
-0.05
-0.06
-0.05
-0.07
-0.06
-0.05
-0.06
-0.05
-0.07
0.04
0.03
0.00
0.03
-0.05
0.07
0.07
0.06
0.07
0.12
0.11
0.22
0.21
0.22
2.00
-0.08
0.00
-0.06
-0.08
-0.06
-0.24
0.30
-0.24
0.30
-0.11
0.12
-0.11
0.12
-0.17
-0.17
-0.07
-0.07
-0.07
-0.07
-0.09
-0.07
-0.07
-0.07
-0.07
-0.09
0.05
0.03
0.00
0.03
-0.06
0.08
0.08
0.07
0.08
0.14
0.13
0.26
0.25
0.26
2.40
-0.09
0.00
-0.07
-0.09
-0.07
-0.28
0.35
-0.28
0.35
-0.13
0.14
-0.13
0.14
-0.20
-0.20
-0.09
-0.08
-0.08
-0.08
-0.10
-0.09
-0.08
-0.08
-0.08
-0.10
0.05
0.04
0.00
0.04
-0.07
0.10
0.09
0.09
0.09
0.16
0.15
0.31
0.29
0.31
2.80
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
LatticeECP/EC Family Timing Adders
1, 2, 3
(Continued)
Over Recommended Operating Conditions
Buffer Type
Description
-5
-4
-3
Units
相關(guān)PDF資料
PDF描述
LFECP33E-3F484C LatticeECP/EC Family Data Sheet
LFEC33E-3F484I LatticeECP/EC Family Data Sheet
LFECP33E-3F484I LatticeECP/EC Family Data Sheet
LFEC33E-3F672C LatticeECP/EC Family Data Sheet
LFECP33E-3F672C LatticeECP/EC Family Data Sheet
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LFEC33E-3F484I 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 32.8K LUTs 360 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC33E-3F672C 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 32.8K LUTs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC33E-3F672I 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門(mén)陣列 32.8K LUTs 496 I/O RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
LFEC33E-3F900C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
LFEC33E-3F900I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:LatticeECP/EC Family Data Sheet
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
* 
      <b id="22oeo"></b>