- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19716 > LC5512MC-75QN208C (Lattice Semiconductor Corporation)IC XPLD 512MC 7.5NS 208PQFP PDF資料下載
參數(shù)資料
| 型號： | LC5512MC-75QN208C |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 65/99頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC XPLD 512MC 7.5NS 208PQFP |
| 標準包裝： | 24 |
| 系列： | ispXPLD® 5000MC |
| 可編程類型： | 系統(tǒng)內(nèi)可編程 |
| 最大延遲時間 tpd(1)： | 7.5ns |
| 電壓電源 - 內(nèi)部： | 1.65 V ~ 1.95 V |
| 邏輯元件/邏輯塊數(shù)目： | 16 |
| 宏單元數(shù)： | 512 |
| 輸入/輸出數(shù)： | 149 |
| 工作溫度： | 0°C ~ 90°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 208-BFQFP |
| 供應商設備封裝： | 208-PQFP（28x28） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁當前第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
64
0
96N
M12
M23
O23
M13
196
B5
A10
0
96P
M10
M22
O22
M11
197
A3
A9
0
97N
M8
M21
O21
M9
198
B4
C9
0
97P
M6
M20
O20
M7
199
B3
D9
0
98N
M5
M19
O19
—
200
C5
F9
0
98P
M4
M18
O18
—
201
C6
E9
0
99N
M2
M1
O1
M3
202
D5
A8
——
VCCO0
——
—
VCCO0
0
99P
M0
O0
M1
203
D6
B8
—
GND (Bank 0)
—
GND (Bank 0) GND (Bank 0)
0100N
N30
O29
—
N31
—
A7
0100P
N28
O28
—
N29
—
B7
0101N
N26
O27
—
N27
—
A5
0101P
N24
O26
—
N25
—
B5
0102N
N22
O25
—
N23
—
B6
0102P
N21
O24
—
C7
0103N
N20
O23
—
E8
0103P
N18
O22
—
N19
—
E7
0104N
N16
O21
—
N17
—
E6
0104P
N14
O20
—
N15
—
D6
0105N
N12
O19
—
N13
—
D8
——
VCCO0
—
204
VCCO0
0105P
N10
O18
—
N11
—
F8
—
GND (Bank 0)
—
205
GND (Bank 0) GND (Bank 0)
0
106N
N8
O17
—
N9
—
F7
0
106P
N6
O16
—
N7
—
D7
0
107N
N5
O15
—
206
A2
C6
0
107P
N4
O14
—
207
B2
C5
0
108N
N2
O13
—
N3
—
C4
0
108P
N0
O12
—
N1
—
D5
1. Not available for differential pair.
Global Clock LVDS pair options: GCLK0 and GCLK1, as well as GCLK2 and GCLK3, can be paired together to
receive differential clocks; where GCLK0 and GCLK3 are the positive LVDS inputs.
ispXPLD 5512MX Logic Signal Connections (Continued)
sysIO
Bank
LVDS
Pair
Primary Macrocell/
Function
Alternate Outputs
Alternate
Input
208 PQFP
Pin Number
256 fpBGA
Ball Number
484 fpBGA
Ball Number
Macrocell 1 Macrocell 2
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| TAJD336M010RNJ | CAP TANT 33UF 10V 20% 2917 |
| 172-E15-103R001 | CONN DB15 MALE SOLDER CUP NKL |
| LC5512MV-75QN208C | IC CPLD 512MACROCELLS 208PQFP |
| GQM2195C2A150JB01D | CAP CER 15PF 100V 5% NP0 0805 |
| SG5841SZ_SB82167 | IC CTLR PWM HI INTEGRATED 8-SOIC |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| LC5512MC-75QN208I | 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| LC5512M-PAC-EV | 功能描述:可編程邏輯 IC 開發(fā)工具 Eval Board for XPLD5512 PAC1208 RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓: |
| LC5512MV-45F208C | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MV-45F208I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family |
| LC5512MV-45F256C | 功能描述:CPLD - 復雜可編程邏輯器件 3.3V 193 I/O RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。