參數(shù)資料
型號： LC5512MC-75QN208C
廠商： Lattice Semiconductor Corporation
文件頁數(shù)： 30/99頁
文件大?。?/td> 0K
描述： IC XPLD 512MC 7.5NS 208PQFP
標準包裝： 24
系列： ispXPLD® 5000MC
可編程類型： 系統(tǒng)內(nèi)可編程
最大延遲時間 tpd(1)： 7.5ns
電壓電源 - 內(nèi)部： 1.65 V ~ 1.95 V
邏輯元件/邏輯塊數(shù)目： 16
宏單元數(shù)： 512
輸入/輸出數(shù)： 149
工作溫度： 0°C ~ 90°C
安裝類型： 表面貼裝
封裝/外殼： 208-BFQFP
供應(yīng)商設(shè)備封裝： 208-PQFP（28x28）
包裝： 托盤
Lattice Semiconductor
ispXPLD 5000MX Family Data Sheet
32
ispXPLD 5000MX Family Internal Switching Characteristics
Over Recommended Operating Conditions
Parameter
Description
Base
Parameter
-4
-45
-5
-52
-75
Units
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
In/Out Delays
tIN
Input Buffer Delay
—
0.70
—
0.91
—
0.96
—
1.11
—
1.30
ns
tGCLK_IN
Global Clock Input
Buffer Delay
—
0.40
—
0.35
—
0.35
—
0.35
—
0.55
ns
tRST
Global RESET Pin
Delay
—
3.77
—
4.24
—
4.71
—
4.71
—
7.07
ns
tGOE
Global OE Pin
Delay
—
1.98
—
2.66
—
2.34
—
2.87
—
3.27
ns
tBUF
Delay through
Output Buffer
—
1.16
—
1.30
—
1.45
—
1.60
—
2.17
ns
tEN
Output Enable Time
—
2.52
—
2.84
—
3.16
—
3.63
—
4.23
ns
tDIS
Output Disable
Time
—
1.92
—
2.40
—
2.40
—
2.40
—
3.60
ns
Routing Delays
tROUTE
Delay through SRP
—
1.95
—
2.06
—
2.34
—
2.24
—
3.66
ns
tINREG
Input Buffer to
Macrocell Register
Delay
—
0.60
—
0.60
—
0.60
—
0.47
—
1.63
ns
tPTSA
Product Term
Sharing Array Delay
—
0.50
—
0.50
—
0.53
—
0.83
—
1.34
ns
tFBK
Internal Feedback
Delay
—
0.19
—
0.02
—
0.39
—
0.03
—
0.60
ns
tGCLK
Global Clock Tree
Delay
—
0.52
—
0.32
—
0.72
—
0.82
—
0.78
ns
tBCLK
Block PT Clock
Delay
—
0.12
—
0.14
—
0.15
—
0.15
—
0.23
ns
tPTCLK
Macrocell PT Clock
Delay
—
0.12
—
0.14
—
0.15
—
0.15
—
0.23
ns
tPLL_DELAY
Programmable PLL
Delay Increment
—
0.30
—
0.30
—
0.30
—
0.30
—
0.30
ns
tBSR
Block PT Reset
Delay
—
0.72
—
0.81
—
0.90
—
0.94
—
1.35
ns
tPTSR
Macrocell PT Set/
Reset Delay
—
0.60
—
0.75
—
0.75
—
0.75
—
1.13
ns
tLPTOE
Macrocell PT OE
Delay
—
0.83
—
1.19
—
1.04
—
1.52
—
1.31
ns
tSPTOE
Segment PT OE
Delay
—
0.83
—
1.19
—
1.04
—
1.52
—
1.31
ns
tOSA
Output Sharing
Array Delay
—
0.80
—
0.90
—
1.00
—
1.00
—
1.50
ns
tPTOE
Global PT OE Delay
—
0.83
—
1.04
—
1.04
—
1.04
—
1.56
ns
tPDB
5-PT Bypass
Propagation Delay
—
0.20
—
0.23
—
0.25
—
0.25
—
0.38
ns
tPDI
Macrocell
Propagation Delay
—
0.50
—
0.93
—
0.72
—
0.72
—
1.04
ns
SELECT
DEVICES
DISCONTINUED
相關(guān)PDF資料
PDF描述
TAJD336M010RNJ CAP TANT 33UF 10V 20% 2917
172-E15-103R001 CONN DB15 MALE SOLDER CUP NKL
LC5512MV-75QN208C IC CPLD 512MACROCELLS 208PQFP
GQM2195C2A150JB01D CAP CER 15PF 100V 5% NP0 0805
SG5841SZ_SB82167 IC CTLR PWM HI INTEGRATED 8-SOIC
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
LC5512MC-75QN208I 功能描述:CPLD - 復雜可編程邏輯器件 PROGRAM EXPANDED LOG RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
LC5512M-PAC-EV 功能描述:可編程邏輯 IC 開發(fā)工具 Eval Board for XPLD5512 PAC1208 RoHS:否 制造商:Altera Corporation 產(chǎn)品:Development Kits 類型:FPGA 工具用于評估:5CEFA7F3 接口類型: 工作電源電壓:
LC5512MV-45F208C 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MV-45F208I 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V, 2.5V and 1.8V In-System Programmable eXpanded Programmable Logic Device XPLD⑩ Family
LC5512MV-45F256C 功能描述:CPLD - 復雜可編程邏輯器件 3.3V 193 I/O RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*