- 您現(xiàn)在的位置：買賣IC網 > PDF目錄19790 > ISPLSI 2128VE-135LB100 (Lattice Semiconductor Corporation)IC PLD ISP 64I/O 7.5NS 100CABGA PDF資料下載
參數(shù)資料
| 型號： | ISPLSI 2128VE-135LB100 |
| 廠商： | Lattice Semiconductor Corporation |
| 文件頁數(shù)： | 17/20頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD ISP 64I/O 7.5NS 100CABGA |
| 標準包裝： | 184 |
| 系列： | ispLSI® 2000VE |
| 可編程類型： | 系統(tǒng)內可編程 |
| 最大延遲時間 tpd(1)： | 7.5ns |
| 電壓電源 - 內部： | 3 V ~ 3.6 V |
| 邏輯元件/邏輯塊數(shù)目： | 32 |
| 宏單元數(shù)： | 128 |
| 門數(shù)： | 6000 |
| 輸入/輸出數(shù)： | 128 |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LFBGA |
| 供應商設備封裝： | 100-CABGA（10x10） |
| 包裝： | 托盤 |
| 其它名稱： | ISPLSI2128VE-135LB100 |
Specifications ispLSI 2128VE
6
External Timing Parameters
Over Recommended Operating Conditions
tpd1
UNITS
TEST
COND.
1. Unless noted otherwise, all parameters use a GRP load of four, 20 PTXOR path, ORP and Y0 clock.
2. Standard 16-bit counter using GRP feedback.
3. Reference Switching Test Conditions section.
Table 2-0030B/2128VE
v.1.0
1
3
2
1
tsu2 + tco1
(
)
DESCRIPTION
#
PARAMETER
A1
Data Propagation Delay, 4PT Bypass, ORP Bypass
ns
tpd2
A2
Data Propagation Delay
ns
fmax
A3
Clock Frequency with Internal Feedback
MHz
fmax (Ext.)
—4
Clock Frequency with External Feedback
MHz
fmax (Tog.)
—5
Clock Frequency, Max. Toggle
MHz
tsu1
—6
GLB Reg. Setup Time before Clock, 4 PT Bypass
ns
tco1
A7
GLB Reg. Clock to Output Delay, ORP Bypass
ns
th1
—8
GLB Reg. Hold Time after Clock, 4 PT Bypass
ns
tsu2
—9
GLB Reg. Setup Time before Clock
ns
tco2
A10
GLB Reg. Clock to Output Delay
ns
th2
—11
GLB Reg. Hold Time after Clock
ns
tr1
A12
Ext. Reset Pin to Output Delay, ORP Bypass
ns
trw1
—13
Ext. Reset Pulse Duration
ns
tptoeen
B14
Input to Output Enable
ns
tptoedis
C15
Input to Output Disable
ns
tgoeen
B16
Global OE Output Enable
ns
tgoedis
C17
Global OE Output Disable
ns
twh
—18
External Synchronous Clock Pulse Duration, High
ns
twl
—19
External Synchronous Clock Pulse Duration, Low
ns
-135
MIN.
-100
MIN.
MAX.
—
7.5
—
10.0
——
135
—
100
—
——
0.0
—
6.0
—
——
0.0
—
——
5.0
—
——
3.5
—
3.5
—
100
143
5.0
4.0
—
5.0
—
9.0
—
12.0
7.0
10.0
77
100
6.5
0.0
8.0
0.0
6.5
5.0
13.0
5.0
6.0
12.5
15.0
9.0
相關PDF資料 |
PDF描述 |
|---|---|
| LAMXO640E-3FTN256E | IC FPGA 640LUTS 256TQFP |
| LAMXO640C-3FTN256E | IC FPGA 640LUTS 256TQFP |
| TAP475M016SRW | CAP TANT 4.7UF 16V 20% RADIAL |
| MIC5237-3.3BU | IC REG LDO 3.3V .5A TO263 |
| LCMXO1200E-5M132C | IC PLD 1200LUTS 101I/O 132-BGA |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI2128VE-135LB100 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2128VE135LB100I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable SuperFAST⑩ High Density PLD |
| ISPLSI2128VE135LB208 | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable SuperFAST⑩ High Density PLD |
| ISPLSI2128VE-135LB208 | 功能描述:CPLD - 復雜可編程邏輯器件 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI2128VE135LB208I | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:3.3V In-System Programmable SuperFAST⑩ High Density PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復。