
ISL28233, ISL28433
16
FN7692.3
July 26, 2011
+
-
+-
I1
I2
M1
M2
R2
R1
R3
R4
En
R21
R22
Dn1
V15
Dn2
V16
Cin1
Cin2
Vin+
Vin-
7
13
12
4
7
13
12
4
+
-
+
-
+
-
+
-
7
VV3
16
4
+
-
+
-
+
-
+
-
G2
G1
R6
R5
D1
V3
V4
D2
G4
G3
R8
R7
C1
C2
D3
V5
V6
D4
7
4
16
VV3
+
-
+-
+
-
+
-
+
-
+
-
E1
G5
R12
R11
L1
R10
R9
L2
G7
G8
R14
R13
C4
C3
G9
G10
D5
D6
D7
D8
G11
G10
R16
R15
V+
Vout
V-
Voltage Noise
Input Stage
Gain Stage
SR Limit & First Pole
Pole
Output Stage
Zero/Pole
FIGURE 42. SPICE CIRCUIT SCHEMATIC