參數(shù)資料
型號(hào)： IDT82V3255DK
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： 通信及網(wǎng)絡(luò)
英文描述： WAN PLL
中文描述： SPECIALTY TELECOM CIRCUIT, PQFP64
封裝： TQFP-64
文件頁(yè)數(shù)： 47/127頁(yè)
文件大小： 868K
代理商： IDT82V3255DK
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)當(dāng)前第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)
IDT82V3255
WAN PLL
Programming Information
47
June 19, 2006
0B
MON_SW_PBO_CNFG - Frequency
Monitor, Input Clock Selection & PBO
Control
PROTECTION_CNFG - Register Pro-
tection Mode Configuration
FREQ_MO
N_CLK
LOS_FLA
G_TO_TD
O
ULTR_FAS
T_SW
EXT_SW
PBO_FRE
Z
PBO_EN
-
FREQ_MO
N_HARD_
EN
P 56
7E
PROTECTION_DATA[7:0]
P 57
Interrupt Registers
0C
INTERRUPT_CNFG - Interrupt Config-
uration
INTERRUPTS1_STS - Interrupt Status
1
-
-
-
-
-
-
HZ_EN
INT_POL
P 58
0D
-
-
IN2_DIFF
IN1_DIFF IN2_CMOS IN1_CMOS
-
-
P 58
0E
INTERRUPTS2_STS - Interrupt Status
2
T0_OPER
ATING_MO
DE
EX_SYNC
_ALARM
T0_MAIN_
REF_FAIL
ED
-
-
-
-
-
IN3_CMOS
P 59
0F
INTERRUPTS3_STS - Interrupt Status
3
INTERRUPTS1_ENABLE_CNFG
Interrupt Control 1
T4_STS
-
INPUT_TO
_T4
-
-
-
-
P 60
10
-
-
-
IN2_DIFF
IN1_DIFF IN2_CMOS IN1_CMOS
-
-
P 60
11
INTERRUPTS2_ENABLE_CNFG
Interrupt Control 2
-
T0_OPER
ATING_MO
DE
EX_SYNC
_ALARM
Input Clock Frequency & Priority Configuration Registers
DIRECT_D
IV
DIRECT_D
IV
T0_MAIN_
REF_FAIL
ED
-
-
-
-
-
IN3_CMOS
P 61
12
INTERRUPTS3_ENABLE_CNFG
Interrupt Control 3
-
T4_STS
-
INPUT_TO
_T4
-
-
-
-
P 61
16
IN1_CMOS_CNFG - CMOS Input
Clock 1 Configuration
IN2_CMOS_CNFG - CMOS Input
Clock 2 Configuration
IN1_IN2_DIFF_HF_DIV_CNFG - Dif-
ferential Input Clock 1 & 2 High Fre-
quency Divider Configuration
IN1_DIFF_CNFG - Differential Input
Clock 1 Configuration
IN2_DIFF_CNFG - Differential Input
Clock 2 Configuration
IN3_CMOS_CNFG - CMOS Input
Clock 3 Configuration
PRE_DIV_CH_CNFG - DivN Divider
Channel Selection
PRE_DIVN[7:0]_CNFG - DivN Divider
Division Factor Configuration 1
PRE_DIVN[14:8]_CNFG
Divider Division Factor Configuration 2
IN1_IN2_CMOS_SEL_PRIORITY_CN
FG - CMOS Input Clock 1 & 2 Priority
Configuration *
IN1_IN2_DIFF_SEL_PRIORITY_CNF
G - Differential Input Clock 1 & 2 Prior-
ity Configuration *
LOCK_8K
BUCKET_SEL[1:0]
IN_FREQ[3:0]
P 62
17
LOCK_8K
BUCKET_SEL[1:0]
IN_FREQ[3:0]
P 63
18
IN2_DIFF_DIV[1:0]
-
-
-
-
IN1_DIFF_DIV[1:0]
P 64
19
DIRECT_D
IV
DIRECT_D
IV
DIRECT_D
IV
LOCK_8K
BUCKET_SEL[1:0]
IN_FREQ[3:0]
P 65
1A
LOCK_8K
BUCKET_SEL[1:0]
IN_FREQ[3:0]
P 66
1D
LOCK_8K
BUCKET_SEL[1:0]
IN_FREQ[3:0]
P 67
23
-
-
-
-
PRE_DIV_CH_VALUE[3:0]
P 68
24
PRE_DIVN_VALUE[7:0]
P 68
25
-
DivN
-
PRE_DIVN_VALUE[14:8]
P 69
27
IN2_CMOS_SEL_PRIORITY[3:0]
IN1_CMOS_SEL_PRIORITY[3:0]
P 70
28
IN2_DIFF_SEL_PRIORITY[3:0]
IN1_DIFF_SEL_PRIORITY[3:0]
P 71
Table 34: Register List and Map (Continued)
Address
(Hex)
Register Name
Bit 7
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
Reference
Page
相關(guān)PDF資料
PDF描述
IDT82V3255DKG WAN PLL
IDT82V3255TF WAN PLL
IDT82V3255TFG WAN PLL
IDT82V3280 WAN PLL
IDT82V3280DQ WAN PLL
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT82V3255DKG 功能描述:IC PLL WAN SMC STRATUM 3 64-TQFP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時(shí)鐘緩沖器/驅(qū)動(dòng)器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT
IDT82V3255DKG8 功能描述:IC PLL WAN SMC STRATUM 3 64-TQFP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 專用 系列:- 標(biāo)準(zhǔn)包裝:1,500 系列:- 類型:時(shí)鐘緩沖器/驅(qū)動(dòng)器 PLL:是 主要目的:- 輸入:- 輸出:- 電路數(shù):- 比率 - 輸入:輸出:- 差分 - 輸入:輸出:- 頻率 - 最大:- 電源電壓:3.3V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:帶卷 (TR) 其它名稱:93786AFT
IDT82V3255EDGBLANK 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL
IDT82V3255TF 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL
IDT82V3255TFBLANK 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:WAN PLL
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*