- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377487 > IDT82V1068PF (INTEGRATED DEVICE TECHNOLOGY INC) TTL PDF資料下載
參數(shù)資料
| 型號： | IDT82V1068PF |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 編解碼器 |
| 英文描述： | TTL |
| 中文描述： | A/MU-LAW, PROGRAMMABLE CODEC, PQFP128 |
| 封裝： | TQFP-128 |
| 文件頁數(shù)： | 72/375頁 |
| 文件大小： | 2430K |
| 代理商： | IDT82V1068PF |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當(dāng)前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁
IDT82P2281
SINGLE T1/E1/J1 LONG HAUL / SHORT HAUL TRANSCEIVER
61
October 7, 2003
3.18.1.1.2
Besides all the common functions described in the Transmit Clock
Master mode, the special feature in this mode is that the TSCK is a
gapped 1.544 MHz clock (no clock signal during the selected channel).
The TSCK is gapped during the F-bit if the FBITGAP bit is set to ‘1’.
The TSCK is also gapped during the channels or the Bit 8 duration by
selecting the G56K & GAP bits in the Transmit Payload Control. The
data in the corresponding gapped duration is a Don't Care condition.
Transmit Clock Master Fractional T1/J1 Mode
3.18.1.2
Transmit Clock Slave Mode
In the Transmit Clock Slave mode, the system data rate can be
1.544 Mb/s or 2.048 Mb/s. If the system data rate is 1.544 Mb/s, it works
in T1/J1 mode. If the system data rate is 2.048 Mb/s, the data stream to
be transmitted should be mapped to 1.544 Mb/s, that is, to work in T1/J1
mode E1 rate. Three kinds of schemes are provided by selecting the
MAP[1:0] bits:
1. T1/J1 Mode E1 Rate per G.802 (refer to Figure 24): TS1 to TS15
of Frame N on the system side are converted into Channel 1 to Channel
15 of Frame N to the device; TS17 to TS25 of Frame N on the system
side are converted into Channel 16 to Channel 24 of Frame N to the
device. The first bit of TS26 of Frame (N-1) on the system side is con-
verted into the F-bit of Frame N to the device. TS0, TS16, TS27~TS31
and the other 7 bits in TS26 on the system side are all discarded.
2. T1/J1 Mode E1 Rate per One Filler Every Four CHs (refer to
Figure 25): The 8th bit of Frame N on the system side is converted to the
F-bit of the Frame N to the device. Then one byte of the system side is
discarded after the previous three bytes are converted into the device.
This process repeats 8 times and the conversion of one frame is com-
pleted. Then the process goes on.
3. T1/J1 Mode E1 Rate per Continuous CHs (refer to Figure 26):
TS1 to TS24 of Frame N on the system side are converted into Channel
1 to Channel 24 of Frame N to the device. The 8th bit of Frame N on the
system side is converted into the F-bit of Frame N to the device. The first
7 bits and TS25 to TS31 on the system side are all discarded.
Figure 24. E1 To T1/J1 Format Mapping - G.802 Mode
Figure 25. E1 To T1/J1 Format Mapping - One Filler Every Four Channels Mode
1.544
Mb/s
2.048
Mb/s
CH1
CH2
CH14
F
CH15
CH16
CH17
CH23
CH24
CH1
CH2
F
CH23
TS0
TS2
TS1
TS14
TS15
TS16
TS17
TS18
TS24
TS25
TS26 TS27~TS31
TS0
TS1
the 1st bit
discarded
discarded
discardeddiscardeddiscarded
1.544
Mb/s
2.048
Mb/s
CH1
CH2
CH3
F
CH4
CH5
CH6
CH22
CH23
CH24
CH1
F
CH2
TS0
TS2
TS1
TS4
TS5
TS6
TS7
TS8
TS28 TS29 TS30 TS31
TS1
TS0
the 8th bit
CH7
TS3
TS9
the 8th bit
discarded
discarded
discarded
discarded
discarded
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT82V2088 | OCTAL CHANNEL T1/E1/J1 LONG HAUL/ SHORT HAUL LINE INTERFACE UNIT |
| IDT82V3011PV | T1/E1/OC3 WAN PLL WITH SINGLE REFERENCE INPUT |
| IDT82V3012 | T1/E1/OC3 WAN PLL WITH DUAL REFERENCE INPUTS |
| IDT82V3012PV | T1/E1/OC3 WAN PLL WITH DUAL REFERENCE INPUTS |
| IDT82V3155 | ENHANCED T1/E1/OC3 WAN PLL WITH DUAL REFERENCE INPUTS |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82V1074 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:CHIPSET OF RINGING SUBSCRIBER LINE INTERFACE CIRCUIT (RSLIC) & QUAD PROGRAMMABLE PCM CODEC |
| IDT82V1074PF | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:CHIPSET OF RINGING SUBSCRIBER LINE INTERFACE CIRCUIT (RSLIC) & QUAD PROGRAMMABLE PCM CODEC |
| IDT82V1671 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:CHIPSET OF RINGING SUBSCRIBER LINE INTERFACE CIRCUIT (RSLIC) & QUAD PROGRAMMABLE PCM CODEC |
| IDT82V1671J | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:CHIPSET OF RINGING SUBSCRIBER LINE INTERFACE CIRCUIT (RSLIC) & QUAD PROGRAMMABLE PCM CODEC |
| IDT82V2041E | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:SINGLE CHANNEL T1/E1/J1 SHORT HAUL LINE INTERFACE UNIT |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。