參數(shù)資料
型號: IDT82P2288BBG
廠商: IDT, Integrated Device Technology Inc
文件頁數(shù): 12/362頁
文件大?。?/td> 0K
描述: TXRX OCTAL T1/E1/J1 256-PBGA
標(biāo)準(zhǔn)包裝: 10
類型: 收發(fā)器
規(guī)程: IEEE 1149.1
電源電壓: 3 V ~ 3.6 V
安裝類型: 表面貼裝
封裝/外殼: 256-BBGA
供應(yīng)商設(shè)備封裝: 256-PBGA(17x17)
包裝: 托盤
產(chǎn)品目錄頁面: 1259 (CN2011-ZH PDF)
其它名稱: 800-1701
82P2288BBG
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁當(dāng)前第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁
IDT82P2288
OCTAL T1/E1/J1 LONG HAUL / SHORT HAUL TRANSCEIVER
Functional Description
109
March 04, 2009
3.25 LINE DRIVER
The Line Driver can be set to High-Z for redundant application.
The following ways will set the drivers to High-Z:
- Setting the THZ pin to high will globally set all the Line Drivers to
High-Z;
- When there is no clock input on the OSCI pin, all the Line Drivers
will be High-Z (no clock means this: the input on the OSCI pin is
in high/low level, or the duty cycle is less than 30% or larger than
70%);
- After software reset, hardware reset or power on, all the Line
Drivers will be High-Z;
- Setting the T_HZ bit to ‘1’ will set the corresponding Line Driver
to High-Z;
- In Transmit Clock Master mode, if the XTS bit is ‘1’, the source of
the transmit clock is from the recovered clock from the line side.
When the recovered clock from the line side is lost, the Line
Driver in the corresponding link will be High-Z;
- In Transmit Clock Slave mode, if the XTS bit is ‘0’, the source of
the transmit clock is from the backplane timing clock. When the
backplane timing clock is lost (i.e., no transition for more than 72
T1/E1/J1 cycles), the Line Driver in the corresponding link will be
High-Z. However, there is an exception in this case. That is, if the
link is in Remote Loopback mode, the Line Driver will not be
High-Z.
- When the transmit path is power down, the Line Driver in the cor-
responding link will be High-Z.
By these ways, the TTIPn and TRINGn pins will enter into high
impedance state immediately.
Controlled by the DFM_ON bit, the output driver short-circuit protec-
tion can be enabled. The driver’s output current (peak to peak) is limited
to 110 mA typically. When the output current exceeds the limitation, the
transmit driver failure will be captured by the DF_S bit. Selected by the
DF_IES bit, a transition from ‘0’ to ‘1’ on the DF_S bit or any transition
from ‘0’ to ‘1’ or from ‘1’ to ‘0’ on the DF_S bit will set the DF_IS bit.
When the DF_IS bit is ‘1’, an interrupt on the INT pin will be reported if
enabled by the DF_IE bit.
3.26 TRANSMITTER IMPEDANCE MATCHING
In T1/J1 mode, the transmitter impedance matching can be realized
by using internal impedance matching circuit. 100
, 110 , 75 or
120
internal impedance matching circuit can be selected by the
T_TERM[1:0] bits. The external impedance circuitry is not supported in
T1/J1 mode.
In E1 mode, the transmitter impedance matching can be realized by
using internal impedance matching circuit or external impedance
matching circuit. When the T_TERM[2] bit is ‘0’, the internal impedance
matching circuit is enabled. 100
, 110 , 75 or 120 internal
impedance matching circuit can be selected by the T_TERM[1:0] bits.
When the T_TERM[2] bit is ‘1’, the internal impedance matching circuit
is disabled, and different external resistors should be used to realize
different impedance matching.
Figure 2 shows the appropriate components to connect with the
cable for one link. Table 75 lists the recommended impedance matching
values for the transmitter.
3.27 TESTING AND DIAGNOSTIC FACILITIES
3.27.1 PRBS GENERATOR / DETECTOR
The PRBS Generator / Detector generates test pattern to either the
transmit or receive direction, and detects the pattern in the opposite
direction. The direction is determined by the PRBSDIR bit. The pattern
can be generated or detected in unframed mode, in 8-bit-based mode or
in 7-bit-based mode. This selection is made by the PRBSMODE[1:0]
bits. In unframed mode, all the data streams are extracted or replaced
and the per-channel/per-TS configuration in the TEST bit is ignored. In
8-bit-based mode or in 7-bit-based mode, the extracted or replaced
channel/timeslot is specified by the TEST bit. (In 7-bit-based mode, only
the higher 7 bits of the selected channel/timeslot are used for PRBS
test).
Table 75: Impedance Matching Value For The Transmitter
Cable
Configuration
Internal Termination
External Termination
T_TERM[2:0]
RT
T_TERM[2:0]
RT
75
(E1)
0 0 0
0
1 X X
9.4
120
(E1)
0 0 1
100
(T1)
0 1 0
-
110
(J1)
0 1 1
-
Table 76: Related Bit / Register In Chapter 3.25 & Chapter 3.26
Bit
Register
Address (Hex)
T_HZ
Transmit Configuration 1
023, 123, 223, 323,
423, 523, 623, 723
DFM_ON
XTS
Transmit Timing Option
070, 170, 270, 370,
470, 570, 670, 770
DF_S
Line Status Register 0
036, 136, 236, 336,
436, 536, 636, 736
DF_IES
Interrupt Trigger Edges Select
035, 135, 235, 335,
435, 535, 635, 735
DF_IS
Interrupt Status 0
03A, 13A, 23A, 33A,
43A, 53A, 63A, 73A
DF_IE
Interrupt Enable Control 0
033, 133, 233, 333,
433, 533, 633, 733
T_TERM[2:0]
Transmit And Receive Termi-
nation Configuration
032, 132, 232, 332,
432, 532, 632, 732
相關(guān)PDF資料
PDF描述
IDT82P2521BHG IC LIU E1 21+1CH SHORT 640-PBGA
IDT82P2816BBG IC LINE INTERFACE UNIT 416-PBGA
IDT82P2821BH IC LIU T1/J1/E1 21+1CH 640-PBGA
IDT82P2828BHG IC LIU T1/J1/E1 28+1CH 640-PBGA
IDT82P2916BFG IC LIU T1/E1/J1 16CH SH 484BGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT82P2288BBG8 功能描述:TXRX T1/J1/E1 8CHAN 256-PBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅(qū)動器,接收器,收發(fā)器 系列:- 標(biāo)準(zhǔn)包裝:250 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-TSSOP(0.173",4.40mm 寬) 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR)
IDT82P2521 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:21(1) Channel High-Density E1 Line Interface Unit
IDT82P2521BH 功能描述:IC LIU E1 21+1CH SHORT 640-PBGA RoHS:否 類別:集成電路 (IC) >> 接口 - 驅(qū)動器,接收器,收發(fā)器 系列:- 標(biāo)準(zhǔn)包裝:250 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-TSSOP(0.173",4.40mm 寬) 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR)
IDT82P2521BHBLANK 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:21(1) Channel High-Density E1 Line Interface Unit
IDT82P2521BHG 功能描述:IC LIU E1 21+1CH SHORT 640-PBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 驅(qū)動器,接收器,收發(fā)器 系列:- 標(biāo)準(zhǔn)包裝:250 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-TSSOP(0.173",4.40mm 寬) 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR)