- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄377488 > IDT82P2282 (Integrated Device Technology, Inc.) Dual T1/E1/J1 Long Haul / Short Haul Transceiver PDF資料下載
參數(shù)資料
| 型號： | IDT82P2282 |
| 廠商： | Integrated Device Technology, Inc. |
| 英文描述： | Dual T1/E1/J1 Long Haul / Short Haul Transceiver |
| 中文描述： | 雙T1/E1/J1收發(fā)長途/短途收發(fā)器 |
| 文件頁數(shù)： | 10/375頁 |
| 文件大?。?/td> | 2430K |
| 代理商： | IDT82P2282 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁第358頁第359頁第360頁第361頁第362頁第363頁第364頁第365頁第366頁第367頁第368頁第369頁第370頁第371頁第372頁第373頁第374頁第375頁
List of Figures
viii
October 7, 2003
List of Figures
Figure 1. 80-Pin TQFP (Top View) ................................................................................................................................................................................ 3
Figure 2. Receive / Transmit Line Circuit .................................................................................................................................................................... 13
Figure 3. Monitoring Receive Path .............................................................................................................................................................................. 14
Figure 4. Monitoring Transmit Path ............................................................................................................................................................................. 14
Figure 5. Jitter Attenuator ............................................................................................................................................................................................ 16
Figure 6. AMI Bipolar Violation Error ........................................................................................................................................................................... 18
Figure 7. B8ZS Excessive Zero Error ......................................................................................................................................................................... 18
Figure 8. HDB3 Code Violation & Excessive Zero Error ............................................................................................................................................. 18
Figure 9. E1 Frame Searching Process ...................................................................................................................................................................... 29
Figure 10. Basic Frame Searching Process ................................................................................................................................................................ 30
Figure 11. TS16 Structure Of CAS Signaling Multi-Frame .......................................................................................................................................... 32
Figure 12. Standard HDLC Packet .............................................................................................................................................................................. 43
Figure 13. Overhead Indication In The FIFO ............................................................................................................................................................... 44
Figure 14. Standard SS7 Packet ................................................................................................................................................................................. 45
Figure 15. Signaling Output In T1/J1 Mode ................................................................................................................................................................. 49
Figure 16. Signaling Output In E1 Mode ...................................................................................................................................................................... 49
Figure 17. T1/J1 To E1 Format Mapping - G.802 Mode .............................................................................................................................................. 54
Figure 18. T1/J1 To E1 Format Mapping - One Filler Every Four Channels Mode ..................................................................................................... 54
Figure 19. T1/J1 To E1 Format Mapping - Continuous Channels Mode ..................................................................................................................... 55
Figure 20. No Offset When FE = 1 & DE = 1 In Receive Path .................................................................................................................................... 56
Figure 21. No Offset When FE = 0 & DE = 0 In Receive Path .................................................................................................................................... 56
Figure 22. No Offset When FE = 0 & DE = 1 In Receive Path .................................................................................................................................... 57
Figure 23. No Offset When FE = 1 & DE = 0 In Receive Path .................................................................................................................................... 57
Figure 24. E1 To T1/J1 Format Mapping - G.802 Mode .............................................................................................................................................. 61
Figure 25. E1 To T1/J1 Format Mapping - One Filler Every Four Channels Mode ..................................................................................................... 61
Figure 26. E1 To T1/J1 Format Mapping - Continuous Channels Mode ..................................................................................................................... 62
Figure 27. No Offset When FE = 1 & DE = 1 In Transmit Path ................................................................................................................................... 63
Figure 28. No Offset When FE = 0 & DE = 0 In Transmit Path ................................................................................................................................... 63
Figure 29. No Offset When FE = 0 & DE = 1 In Transmit Path ................................................................................................................................... 64
Figure 30. No Offset When FE = 1 & DE = 0 In Transmit Path ................................................................................................................................... 64
Figure 31. DSX-1 Waveform Template ........................................................................................................................................................................ 79
Figure 32. T1/J1 Pulse Template Measurement Circuit .............................................................................................................................................. 79
Figure 33. E1 Waveform Template .............................................................................................................................................................................. 79
Figure 34. E1 Pulse Template Measurement Circuit ................................................................................................................................................... 79
Figure 35. Hardware Reset When Powered-Up .......................................................................................................................................................... 93
Figure 36. Hardware Reset In Normal Operation ........................................................................................................................................................ 93
Figure 37. Read Operation In SPI Mode ..................................................................................................................................................................... 94
Figure 38. Write Operation In SPI Mode ...................................................................................................................................................................... 94
Figure 39. JTAG Architecture .................................................................................................................................................................................... 338
Figure 40. JTAG State Diagram ................................................................................................................................................................................ 344
Figure 41. I/O Timing in Non-Multiplexed Mode ........................................................................................................................................................ 348
Figure 42. I/O Timing in Multiplexed Mode ................................................................................................................................................................ 349
Figure 43. T1/J1 Jitter Tolerance Performance Requirement .................................................................................................................................... 354
Figure 44. E1 Jitter Tolerance Performance Requirement ........................................................................................................................................ 355
Figure 45. T1/J1 Jitter Transfer Performance Requirement (AT&T62411 / GR-253-CORE / TR-TSY-000009) ....................................................... 356
Figure 46. E1 Jitter Transfer Performance Requirement (G.736) .............................................................................................................................. 357
Figure 47. Motorola Non-Multiplexed Mode Read Cycle ........................................................................................................................................... 358
Figure 48. Motorola Non-Multiplexed Mode Write Cycle ........................................................................................................................................... 359
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| IDT82P2282PK | Dual T1/E1/J1 Long Haul / Short Haul Transceiver |
| IDT82P2288BB | Octal T1/E1/J1 Long Haul Short Haul Transceiver |
| IDT82V2088BB | OCTAL CHANNEL T1/E1/J1 LONG HAUL/ SHORT HAUL LINE INTERFACE UNIT |
| IDT82V2058DA | OCTAL E1 SHORT HAUL LINE INTERFACE UNIT |
| IDT82V2608BB | INVERSE MULTIPLEXING FOR ATM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| IDT82P2282_09 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:Dual T1/E1/J1 Long Haul / Short Haul Transceiver |
| IDT82P2282PF | 功能描述:TXRX T1/J1/E1 2CHAN 100-TQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 驅(qū)動器，接收器，收發(fā)器 系列:- 標準包裝:250 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR) |
| IDT82P2282PF8 | 功能描述:TXRX T1/J1/E1 2CHAN 100-TQFP RoHS:否 類別:集成電路 (IC) >> 接口 - 驅(qū)動器，接收器，收發(fā)器 系列:- 標準包裝:250 系列:- 類型:收發(fā)器 驅(qū)動器/接收器數(shù):2/2 規(guī)程:RS232 電源電壓:3 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:帶卷 (TR) |
| IDT82P2282PFBLANK | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:Dual T1/E1/J1 Long Haul / Short Haul Transceiver |
| IDT82P2282PFG | 功能描述:IC TXRX T1/J1/E1 2CH 100TQFP RoHS:是 類別:集成電路 (IC) >> 接口 - 驅(qū)動器，接收器，收發(fā)器 系列:- 標準包裝:2,500 系列:- 類型:驅(qū)動器 驅(qū)動器/接收器數(shù):4/0 規(guī)程:RS422 電源電壓:4.5 V ~ 5.5 V 安裝類型:表面貼裝 封裝/外殼:16-SOIC（0.154"，3.90mm 寬） 供應(yīng)商設(shè)備封裝:16-SOIC N 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。