參數(shù)資料
型號： IDT723642L30PF
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： DRAM
英文描述： HIGH-SLEW-RATE, SINGLE-SUPPLY OPERATIONAL AMPLIFIERS 14-SOIC 0 to 70
中文描述： 1K X 36 BI-DIRECTIONAL FIFO, 15 ns, PQFP120
封裝： TQFP-120
文件頁數(shù)： 8/26頁
文件大?。?/td> 294K
代理商： IDT723642L30PF
5.22
8
IDT723622/723632/723642 CMOS SyncBiFIFO
256 x 36 x 2, 512 x 36 x 2, 1024 x 36 x 2
COMMERCIAL TEMPERATURE RANGE
723622-15
723632-15
723642-15
Min.
723622-20
723632-20
723642-20
Min.
723622-30
723632-30
723642-30
Min.
Symbol
f
S
t
CLK
t
CLKH
t
CLKL
t
DS
Parameter
Max.
66.7
Max.
50
Max.
33.4
Unit
MHz
ns
ns
ns
ns
Clock Frequency, CLKA or CLKB
Clock Cycle Time, CLKA or CLKB
Pulse Duration, CLKA or CLKB HIGH
Pulse Duration, CLKA and CLKB LOW
Setup Time, A0-A35 before CLKA
↑
and B0-B35
before CLKB
↑
Setup Time,
CSA
, W/
R
A, ENA, and MBA before
CLKA
↑
;
CSB
,
W
/RB, ENB, and MBB before CLKB
↑
Setup Time,
RST1
or
RST2
LOW before CLKA
↑
or CLKB
↑
(1)
Setup Time, FS0 and FS1 before
RST1
and
RST2
HIGH
Hold Time, A0-A35 after CLKA
↑
and B0-B35 after
CLKB
↑
Hold Time,
CSA
, W/
R
A, ENA, and MBA after CLKA
↑
;
CSB
,
W
/RB, ENB, and MBB after CLKB
↑
Hold Time,
RST1
or
RST2
LOW after CLKA
↑
or
CLKB
↑
(1)
Hold Time, FS0 and FS1 after
RST1
and
RST2
HIGH
t
SKEW1
(2)
Skew Time, between CLKA
↑
and CLKB
↑
for ORA,
ORB, IRA, and IRB
t
SKEW2
(2)
Skew Time, between CLKA
↑
and CLKB
↑
for
AEA
,
AEB
,
AFA
, and
AFB
15
6
6
4
20
8
8
5
30
10
10
6
t
ENS
4.5
5
6
ns
t
RSTS
5
6
7
ns
t
FSS
7.5
8.5
9.5
ns
t
DH
1
1
1
ns
t
ENH
1
1
1
ns
t
RSTH
4
4
5
ns
t
FSH
2
3
9
3
ns
ns
7.5
11
12
16
20
ns
NOTES:
1. Requirement to count the clock edge as one of at least four needed to reset a FIFO.
2. Skew time is not a timing constraint for proper device operation and is only included to illustrate the timing relationship between CLKA cycle and CLKB
cycle.
TIMING REQUIREMENTS OVER RECOMMENDED RANGES OF SUPPLY VOLTAGE AND OPER-
ATING FREE-AIR TEMPERATURE
相關(guān)PDF資料
PDF描述
IDT723642L30PQF HIGH-SLEW-RATE, SINGLE-SUPPLY OPERATIONAL AMPLIFIERS 14-SOIC 0 to 70
IDT723641 Quad, High Slew Rate, Single-Supply, Op Amp 14-SOIC -40 to 105
IDT723631L15PF CMOS SyncFIFOO 512 x 36, 1024 x 36, 2048 x 36
IDT723631L15PQF CMOS SyncFIFOO 512 x 36, 1024 x 36, 2048 x 36
IDT723631 Quad, High Slew Rate, Single-Supply, Op Amp 14-SOIC 0 to 70
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
IDT723643L12PF 功能描述:IC FIFO SYNC 1024X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF
IDT723643L12PF8 功能描述:IC FIFO SYNC 1024X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF
IDT723643L12PFG 制造商:Integrated Device Technology Inc 功能描述:FIFO Mem Sync Dual Depth/Width Bi-Dir 1K x 36 128-Pin TQFP
IDT723643L15PF 功能描述:IC FIFO SYNC 1024X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF
IDT723643L15PF8 功能描述:IC FIFO SYNC 1024X36 128QFP RoHS:否 類別:集成電路 (IC) >> 邏輯 - FIFO 系列:7200 標(biāo)準(zhǔn)包裝:90 系列:7200 功能:同步 存儲容量:288K（16K x 18） 數(shù)據(jù)速率:100MHz 訪問時間:10ns 電源電壓:4.5 V ~ 5.5 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:64-LQFP 供應(yīng)商設(shè)備封裝:64-TQFP（14x14） 包裝:托盤 其它名稱:72271LA10PF
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*