- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360755 > ICS673M-01T PLL Building Block PDF資料下載
參數(shù)資料
| 型號(hào)： | ICS673M-01T |
| 英文描述： | PLL Building Block |
| 中文描述： | 鎖相環(huán)積木 |
| 文件頁(yè)數(shù)： | 2/9頁(yè) |
| 文件大小： | 73K |
| 代理商： | ICS673M-01T |
ICS673-01
PLL Building Block
MDS 673-01 D
Integrated Circuit Systems, Inc. 525 Race Street San Jose CA 95126(408)295-9800tel www.icst.com
2
Revision 022500
Printed 11/15/00
Pin Descriptions
Key: CI = clock input, I = Input, O = output, P = power supply connection
Pin Assignment
Number
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
Name
FBIN
VDD
VDD
GND
GND
GND
CHGP
VCOIN
CAP
OE
SEL
PD
CLK2
CLK1
NC
REFIN
Type
CI
P
P
P
P
P
O
I
I
I
I
I
O
O
-
CI
Description
FeedBack INput. Connect feedback clock to this pin. Falling edge triggered.
VDD. Connect to +3.3 V or +5 V, and to VDD on pin 3.
VDD. Connect to VDD on pin 2.
Connect to ground.
Connect to ground.
Connect to ground.
CHarGe Pump output. Connect to VCOIN under normal operation.
Input to internal VCO.
Loop filter return.
Output Enable. Active high. Tri-states both outputs when low.
SELect pin for VCO pre-divide per table above.
Power Down. Turns off entire chip when this pin is low. Outputs stop low.
CLocK output 2. This is a low-skew divide by two version of CLK1.
CLocK output 1.
No Connect. Nothing is connected internally to this pin.
REFerence INput. Connect reference clock to this pin. Falling edge triggered.
VCO Predivide Select Table
16
15
14
13
12
11
10
9
16 pin narrow (150 mil) SOIC
1
2
3
4
5
6
7
8
ICS673-01
VDD
GND
GND
GND
CHGP
FBIN
VDD
VCOIN
OE
CAP
SEL
NC
CLK1
CLK2
PD
REFIN
0 = connect pin directly to ground
1 = connect pin directly to VDD
SEL
0
1
VCO Predivide
4
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS673-01 | PLL Building Block |
| ICS680-01 | Networking Clock Synthesizer and Zero Delay Buffer |
| ICS680G-01 | Networking Clock Synthesizer and Zero Delay Buffer |
| ICS680G-01LF | Networking Clock Synthesizer and Zero Delay Buffer |
| ICS680G-01LFT | Networking Clock Synthesizer and Zero Delay Buffer |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS674-01 | 制造商:ICS 制造商全稱:ICS 功能描述:User Configurable Divider |
| ICS674R-01 | 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標(biāo)準(zhǔn)包裝:96 系列:- 類型:時(shí)鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無(wú)/無(wú) 頻率 - 最大:133.3MHz 除法器/乘法器:是/無(wú) 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS674R-01I | 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:否 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標(biāo)準(zhǔn)包裝:96 系列:- 類型:時(shí)鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無(wú)/無(wú) 頻率 - 最大:133.3MHz 除法器/乘法器:是/無(wú) 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS674R-01ILF | 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| ICS674R-01ILFT | 功能描述:IC DIVIDER USER CONFIG 28-SSOP RoHS:是 類別:集成電路 (IC) >> 時(shí)鐘/計(jì)時(shí) - 時(shí)鐘發(fā)生器，PLL，頻率合成器 系列:- 標(biāo)準(zhǔn)包裝:2,000 系列:- 類型:PLL 時(shí)鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無(wú) 頻率 - 最大:240MHz 除法器/乘法器:是/無(wú) 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。