- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄370783 > HYB25D128323C-3.3 (INFINEON TECHNOLOGIES AG) 128 Mbit DDR SGRAM PDF資料下載
參數(shù)資料
| 型號： | HYB25D128323C-3.3 |
| 廠商： | INFINEON TECHNOLOGIES AG |
| 英文描述： | 128 Mbit DDR SGRAM |
| 中文描述： | 128兆的DDR SGRAM |
| 文件頁數(shù)： | 46/53頁 |
| 文件大?。?/td> | 1166K |
| 代理商： | HYB25D128323C-3.3 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁當(dāng)前第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁
HYB25D128323C[-3/-3.3/-3.6/-4.5/-5.0/L3.6/L4.5]
128 Mbit DDR SGRAM [4M x 32]
Electrical Characteristics
Data Sheet
46
V1.7, 2003-07
Internal WRITE to
READ command
delay
Write DQS High
level Width
Write DQS Low level
Width
t
WTR
1
—
1
—
1
—
1
—
1
—
t
CK
—
t
DQSH
0.35 0.65
0.35 0.65
0.35
0.65
0.35 0.65
0.35 0.65
t
CK
—
t
DQSL
0.35 0.65
0.35 0.65
0.35
0.65
0.35 0.65
0.35 0.65
t
CK
—
Refresh Cycle
Refresh Period
(4096 cycles)
Average periodic
refresh interval
Refresh to Refresh
command interval
t
REF
—
32
—
32
—
32
—
32
—
32
ms
—
t
REFC
—
7.8
—
7.8
—
7.8
—
7.8
—
7.8
us
—
t
REFC
—
15.7
—
15.7
—
15.7
—
15.7
—
15.7
μ
s
—
Mode Setup, Power Down & Self Refresh
Mode Register Set
cycle time
Self Refresh Exit
time
Power Down Exit
time
t
MRD
2
—
2
—
2
—
2
—
2
—
t
CK
—
t
SREX
200
—
200
—
200
—
200
—
200
—
t
CK
—
t
PDEX
2*
t
CK
+
t
IS
—
2*
t
CK
+
t
IS
—
2*
t
CK
+
t
IS
—
1*
t
CK
+
t
IS
—
1*
t
CK
+
t
IS
—
ns
—
1) All parameters only valid for:
T
A
= 0 to 70 °C;
V
SS
= 0 V; 2.5 V <
V
DD
< 2.9 V for –3 and –3.3; 2.375 V <
V
DD
< 2.9 V for
–3.6;
V
DD
= 2.5 V
±
0.125 V for –4.5 and –5;
V
DDQ
= 2.5 V
±
0.125 V
2) Maximum clock rate is only guaranteed with the specified interface. The SSTL2-Weak Mode interface is limited to a
maximum speed of 250MHz.
3) The Write Recovery Time starts at the first rising edge of clock after the last valid (falling) DQS edge of the slowest DQS
signal.
Table 18
Part Number Extension
Interface
Parameter
Timing Parameters for speed sorts L3.6 and L4.5
L3.6
MIM
L4.5
WM/MIM
min.
Unit Note
1)
—
—
—
2)
Symbol min.
max.
max.
Clock and Clock Enable
Clock Cycle Time
3.6
4.2
166
100
0.45
6.0
10
278
238
0.55
4.5
4.5
166
100
0.45
6.0
10
222
222
0.55
ns
ns
MHz CL = 4
MHz CL = 3
t
CK
—
CL = 4
CL = 3
t
CK
f
CK
f
CK
t
CH
System frequency
Clock high level width
Table 17
Part Number Extension
Interface
Parameter
Timing Parameters for speed sorts –3, –3.3, –3.6, –4.5, and –5
(cont’d)
–3
–3.3
MIM
MIM
Symbol min. max. min. max. min. max.
–3.6
MIM
–4.5
WM/MIM
min. max.
–5
WM/MIM
min. max. —
Unit Note
1)
—
—
2)
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| HYB25D128323C-3.6 | 128 Mbit DDR SGRAM |
| HYB25D128323C-4.5 | 128 Mbit DDR SGRAM |
| HYB25D128323C-5 | 128 Mbit DDR SGRAM |
| HYB25D128323C-L4.5 | 128 Mbit DDR SGRAM |
| HYB25D128323CL4.5 | 128 Mbit DDR SGRAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| HYB25D128323C-4.5 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit DDR SGRAM |
| HYB25D128323C-5 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit DDR SGRAM |
| HYB25D128323CL3.6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit DDR SGRAM |
| HYB25D128323C-L3.6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit DDR SGRAM |
| HYB25D128323CL-3.6 | 制造商:INFINEON 制造商全稱:Infineon Technologies AG 功能描述:128 Mbit DDR SGRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。