—
0.40
0.60
0.25
—
0.6
—
Data Sheet
67
Rev. 1.0, 2004-04
HYB25D128[400/800/160]C[C/E/T](L)
128 Mbit Double Data Rate SDRAM
Electrical Characteristics
DQS-DQ skew (DQS and
associated DQ signals)
t
DQSQ
—
+0.40
—
+0.40
—
+0.5
ns
TFBGA
2)3)4)5)
—
+0.40
—
+0.45
—
+0.5
ns
TSOPII
2)3)4)5)
Data hold skew factor
t
QHS
—
+0.50
—
+0.50
+0.75
ns
TFBGA
2)3)4)5)
—
+0.50
—
+0.55
+0.75
ns
TSOPII
2)3)4)5)
DQ/DQS output hold time
t
QH
t
HP
–
t
QHS
—
t
HP
–
t
QHS
—
t
HP
–
t
QHS
—
ns
2)3)4)5)
DQS input low (high) pulse width
(write cycle)
DQS falling edge to CK setup
time (write cycle)
DQS falling edge hold time from
CK (write cycle)
Mode register set command cycle
time
Write preamble setup time
Write postamble
Write preamble
Address and control input setup
time
t
DQSL,H
0.35
—
0.35
—
0.35
—
t
CK
2)3)4)5)
t
DSS
0.2
—
0.2
—
0.2
—
t
CK
2)3)4)5)
t
DSH
0.2
—
0.2
—
0.2
—
t
CK
2)3)4)5)
t
MRD
2
—
2
—
2
—
t
CK
2)3)4)5)
t
WPRES
t
WPST
t
WPRE
t
IS
0
0
0.40
0.25
0.75
—
0.60
—
—
0
0.40
0.25
0.9
—
0.60
—
—
ns
t
CK
t
CK
ns
2)3)4)5)8)
2)3)4)5)9)
2)3)4)5)
fast slew
rate
3)4)5)6)10)
0.7
—
0.8
—
1.0
—
ns
slow slew
rate
3)4)5)6)10)
Address and control input hold
time
t
IH
0.6
—
0.75
—
0.9
—
ns
fast slew
rate
3)4)5)6)10)
0.7
—
0.8
—
1.0
1.1
ns
slow slew
rate
3)4)5)6)10)
Read preamble
Read postamble
Active to Precharge command
t
RPRE
t
RPST
t
RAS
0.9
0.40
40
1.1
0.60
70E+3 42
0.9
0.40
1.1
0.60
70E+3 45
0.9
0.40
1.0
0.60
120E+
3
—
t
CK
t
CK
ns
2)3)4)5)
2)3)4)5)
2)3)4)5)
Active to Active/Auto-refresh
command period
Auto-refresh to Active/Auto-
refresh command period
Active to Read or Write delay
Precharge command period
t
RC
55
—
60
—
65
ns
2)3)4)5)
t
RFC
70
—
72
—
75
—
ns
2)3)4)5)
t
RCD
t
RP
15
15
—
—
18
18
—
—
20
20
—
—
ns
ns
2)3)4)5)
2)3)4)5)
Table 19
Parameter
AC Timing - Absolute Specifications for PC3200, PC2700 and PC2100
Symbol –5
DDR400B
Min.
–6
–7
Unit
Note/ Test
Condition
1)
DDR333
Min.
DDR266A
Min.
Max.
Max.
Max.