- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄385426 > HY5DU28422BT-X (Hynix Semiconductor Inc.) 128M-S DDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU28422BT-X |
| 廠商： | Hynix Semiconductor Inc. |
| 英文描述： | 128M-S DDR SDRAM |
| 中文描述： | 128M的，擰DDR SDRAM內存 |
| 文件頁數(shù)： | 17/33頁 |
| 文件大?。?/td> | 343K |
| 代理商： | HY5DU28422BT-X |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁當前第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁
HY5DU28422B(L)T
HY5DU28822B(L)T
Rev. 0.3/May. 02
17
7.
Issue 2 or more Auto Refresh commands.
8.
Issue a Mode Register Set command to initialize the mode register with bit A8 = Low.
Power-Up Sequence
/CLK
CLK
VDD
DQS
DQ’s
MRS
AREF
PRE
NOP
≈
MRS
EMRS
PRE
NOP
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
VDDQ
VREF
CKE
CMD
BA0,BA1
A10
ADDR
DM
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
≈
tVTD
T=200usec
tMRD
200 cycles of CK*
tRP
tRFC
Power up
VDD and CK stable
Precharge All
EMRS Set
MRS Set
Reset DLL
(with A8=H)
Precharge All
2 or more
Auto Refresh
MRS Set
(with A8=L)
*200 cycles of CK are required (for DLL locking) before any executable command can be applied.
VTT
tRP
tIS tIH
相關PDF資料 |
PDF描述 |
|---|---|
| HY5DU28822BLT-X | 128M-S DDR SDRAM |
| HY5DU28822BT-X | 128M-S DDR SDRAM |
| HY5DU561622DLTP | 256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
| HY5DU561622DLTP-H | 256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
| HY5DU561622DLTP-J | 256M DDR SDRAM (268,435,456-bit CMOS Double Data Rate(DDR) Synchronous DRAM) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU28422DLT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
| HY5DU28422DLT-X | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
| HY5DU28422DT | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
| HY5DU28422DT-X | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb-S DDR SDRAM |
| HY5DU28422ET | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb DDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。