- 您現(xiàn)在的位置：買賣IC網 > PDF目錄385426 > HY5DU281622ET-36 (HYNIX SEMICONDUCTOR INC) 128M(8Mx16) GDDR SDRAM PDF資料下載
參數(shù)資料
| 型號： | HY5DU281622ET-36 |
| 廠商： | HYNIX SEMICONDUCTOR INC |
| 元件分類： | DRAM |
| 英文描述： | 128M(8Mx16) GDDR SDRAM |
| 中文描述： | 8M X 16 DDR DRAM, 0.6 ns, PDSO66 |
| 封裝： | 0.400 X 0.875 INCH, 0.65 MM PITCH, TSOP2-66 |
| 文件頁數(shù)： | 16/34頁 |
| 文件大小： | 379K |
| 代理商： | HY5DU281622ET-36 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁當前第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁
Rev. 0.5 / Jan. 2005
16
HY5DU281622ET
9.
Issue a Mode Register Set command to initialize the mode register with bit A8 = Low.
Power-Up Sequence
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
CODE
NOP
PRE
MRS
EMRS
PRE
NOP
MRS
AREF
ACT
RD
VDD
VDDQ
VTT
VREF
/CLK
CLK
CKE
CMD
DM
ADDR
A10
BA0, BA1
DQS
DQ'S
LVCMOS Low Level
tIS tIH
tVTD
T=200usec
tRP
tMRD
tRP
tRFC
tMRD
tXSRD*
READ
Non-Read
Power UP
VDD and CK stable
Precharge All
EMRS Set
MRS Set
(Reset DLL
Precharge All
2 or more
Auto Refresh
MRS Set
(with A8=L)
* 200 cycle(tXSRD) of CK are required (for DLL locking) before Read Command
tMRD
相關PDF資料 |
PDF描述 |
|---|---|
| HY5DU281622ET-4 | 128M(8Mx16) GDDR SDRAM |
| HY5DU281622ET-5 | 128M(8Mx16) GDDR SDRAM |
| HY5DU283222AF | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-2 | 128M(4Mx32) GDDR SDRAM |
| HY5DU283222AF-22 | 128M(4Mx32) GDDR SDRAM |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| HY5DU281622ET-4 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) GDDR SDRAM |
| HY5DU281622ET-5 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) GDDR SDRAM |
| HY5DU281622ETP | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128Mb DDR SDRAM |
| HY5DU281622ETP-25 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) gDDR SDRAM |
| HY5DU281622ETP-26 | 制造商:HYNIX 制造商全稱:Hynix Semiconductor 功能描述:128M(8Mx16) gDDR SDRAM |
發(fā)布緊急采購，3分鐘左右您將得到回復。