Revision 10 1-27 eX Family Timing Characteristics Table 1-17 eX Family Timing Characteristics (Worst-Case" />
參數(shù)資料
型號(hào)： EX64-FTQ64
廠商： Microsemi SoC
文件頁數(shù)： 25/48頁
文件大?。?/td> 0K
描述： IC FPGA ANTIFUSE 3K 64-TQFP
標(biāo)準(zhǔn)包裝： 160
系列： EX
邏輯元件/單元數(shù)： 128
輸入/輸出數(shù)： 41
門數(shù)： 3000
電源電壓： 2.3 V ~ 2.7 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 70°C
封裝/外殼： 64-LQFP
供應(yīng)商設(shè)備封裝： 64-TQFP（10x10）
eX Family FPGAs
Revision 10
1-27
eX Family Timing Characteristics
Table 1-17 eX Family Timing Characteristics
(Worst-Case Commercial Conditions, VCCA = 2.3 V, TJ = 70C)
–P Speed
Std Speed
–F Speed
Units
Parameter
Description
Min.
Max.
Min.
Max.
Min.
Max.
C-Cell Propagation Delays1
tPD
Internal Array Module
0.7
1.0
1.4
ns
Predicted Routing Delays2
tDC
FO=1 Routing Delay, DirectConnect
0.1
0.2
ns
tFC
FO=1 Routing Delay, FastConnect
0.3
0.5
0.7
ns
tRD1
FO=1 Routing Delay
0.3
0.5
0.7
ns
tRD2
FO=2 Routing Delay
0.4
0.6
0.8
ns
tRD3
FO=3 Routing Delay
0.5
0.8
1.1
ns
tRD4
FO=4 Routing Delay
0.7
1.0
1.3
ns
tRD8
FO=8 Routing Delay
1.2
1.7
2.4
ns
tRD12
FO=12 Routing Delay
1.7
2.5
3.5
ns
R-Cell Timing
tRCO
Sequential Clock-to-Q
0.6
0.9
1.3
ns
tCLR
Asynchronous Clear-to-Q
0.6
0.8
1.2
ns
tPRESET
Asynchronous Preset-to-Q
0.7
0.9
1.3
ns
tSUD
Flip-Flop Data Input Set-Up
0.5
0.7
1.0
ns
tHD
Flip-Flop Data Input Hold
0.0
ns
tWASYN
Asynchronous Pulse Width
1.3
1.9
2.6
ns
tRECASYN
Asynchronous Recovery Time
0.3
0.5
0.7
ns
tHASYN
Asynchronous Hold Time
0.3
0.5
0.7
ns
2.5 V Input Module Propagation Delays
tINYH
Input Data Pad-to-Y HIGH
0.6
0.9
1.3
ns
tINYL
Input Data Pad-to-Y LOW
0.8
1.1
1.5
ns
3.3 V Input Module Propagation Delays
tINYH
Input Data Pad-to-Y HIGH
0.7
1.0
1.4
ns
tINYL
Input Data Pad-to-Y LOW
0.9
1.3
1.8
ns
5.0 V Input Module Propagation Delays
tINYH
Input Data Pad-to-Y HIGH
0.7
1.0
1.4
ns
tINYL
Input Data Pad-to-Y LOW
0.9
1.3
1.8
ns
Input Module Predicted Routing Delays2
tIRD1
FO=1 Routing Delay
0.3
0.4
0.5
ns
tIRD2
FO=2 Routing Delay
0.4
0.6
0.8
ns
tIRD3
FO=3 Routing Delay
0.5
0.8
1.1
ns
tIRD4
FO=4 Routing Delay
0.7
1.0
1.3
ns
tIRD8
FO=8 Routing Delay
1.2
1.7
2.4
ns
tIRD12
FO=12 Routing Delay
1.7
2.5
3.5
ns
Notes:
1. For dual-module macros, use tPD + tRD1 + tPDn, tRCO + tRD1 + tPDn or tPD1 + tRD1 + tSUD, whichever is appropriate.
2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for
estimating device performance.
Post-route timing analysis or simulation is required to determine actual worst-case
performance.
相關(guān)PDF資料
PDF描述
AGL030V2-QNG68I IC FPGA 1KB FLASH 30K 68-QFN
AGLN030V2-ZQNG68I IC FPGA NANO 1KB 30K 68-QFN
AGLN020V2-CSG81I IC FPGA NANO 1KB 20K 81-CSP
AGLN030V2-ZUCG81 IC FPGA NANO 1KB 30K 81-UCSP
BR24L02F-WE2 IC EEPROM 2KBIT 400KHZ 8SOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EX64-FTQ64I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:eX Family FPGAs
EX64-FTQ64PP 制造商:未知廠家 制造商全稱:未知廠家 功能描述:eX Family FPGAs
EX64-FTQG100 功能描述:IC FPGA ANTIFUSE 3K 100-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:EX 標(biāo)準(zhǔn)包裝:152 系列:IGLOO PLUS LAB/CLB數(shù):- 邏輯元件/單元數(shù):792 RAM 位總計(jì):- 輸入/輸出數(shù):120 門數(shù):30000 電源電壓:1.14 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 85°C 封裝/外殼:289-TFBGA，CSBGA 供應(yīng)商設(shè)備封裝:289-CSP（14x14）
EX64-FTQG100A 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:eX Automotive Family FPGAs
EX64-FTQG100I 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:eX Family FPGAs
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*