- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362753 > EPM3512A (Altera Corporation) Programmable Logic Device Family PDF資料下載
參數(shù)資料
| 型號(hào)： | EPM3512A |
| 廠商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可編程邏輯器件系列 |
| 文件頁(yè)數(shù)： | 32/42頁(yè) |
| 文件大小： | 649K |
| 代理商： | EPM3512A |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)當(dāng)前第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)
32
Altera Corporation
MAX 3000A Programmable Logic Device Family Data Sheet
Table 21. EPM3512A External Timing Parameters
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
Min
Max
Min
Max
t
PD1
t
PD2
Input to non-registered output
I/O input to non-registered
output
Global clock setup time
Global clock hold time
Global clock setup time of fast
input
Global clock hold time of fast
input
Global clock to output delay
Global clock high time
Global clock low time
Array clock setup time
Array clock hold time
Array clock to output delay
Array clock high time
Array clock low time
Minimum pulse width for clear
and preset
Minimum global clock period
Maximum internal global clock
frequency
Minimum array clock period
Maximum internal array clock
frequency
C1 = 35 pF
(2)
C1 = 35 pF
(2)
7.5
7.5
10.0
10.0
ns
ns
t
SU
t
H
t
FSU
(2)
(2)
5.6
0.0
3.0
7.6
0.0
3.0
ns
ns
ns
t
FH
0.0
0.0
ns
t
CO1
t
CH
t
CL
t
ASU
t
AH
t
ACO1
t
ACH
t
ACL
t
CPPW
C1 = 35 pF
1.0
3.0
3.0
2.5
0.2
1.0
3.0
3.0
3.0
4.7
1.0
4.0
4.0
3.5
0.3
1.0
4.0
4.0
4.0
6.3
ns
ns
ns
ns
ns
ns
ns
ns
ns
(2)
(2)
C1 = 35 pF
(2)
7.8
10.4
(3)
t
CNT
f
CNT
(2)
(2)
,
(4)
8.6
11.5
ns
MHz
116.3
87.0
t
ACNT
f
ACNT
(2)
(2)
,
(4)
8.6
11.5
ns
MHz
116.3
87.0
Table 22. EPM3512A Internal Timing Parameters (Part 1 of 3)
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
Min
Max
Min
Max
t
IN
t
IO
t
FIN
Input pad and buffer delay
I/O input pad and buffer delay
Fast input delay
0.7
0.7
3.1
0.9
0.9
3.6
ns
ns
ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EPM5016 | High-Speed, High-Density MAX 5000 Devices |
| EPM5032 | High-Speed, High-Density MAX 5000 Devices |
| EPM5064 | High-Speed, High-Density MAX 5000 Devices |
| EPM5128 | High-Speed, High-Density MAX 5000 Devices |
| EPM5130 | High-Speed, High-Density MAX 5000 Devices |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EPM3512AFC25610 | 制造商:Altera Corporation 功能描述: |
| EPM3512AFC256-10 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AFC256-10N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AFC256-7 | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AFC256-7N | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲(chǔ)類型:EEPROM 大電池?cái)?shù)量:128 最大工作頻率:333 MHz 延遲時(shí)間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。