- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362753 > EPM3512A (Altera Corporation) Programmable Logic Device Family PDF資料下載
參數(shù)資料
| 型號： | EPM3512A |
| 廠商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可編程邏輯器件系列 |
| 文件頁數(shù)： | 15/42頁 |
| 文件大?。?/td> | 649K |
| 代理商： | EPM3512A |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁
Altera Corporation
15
MAX 3000A Programmable Logic Device Family Data Sheet
Figure7
shows the timing information for the JTAG signals.
Figure 7. MAX 3000A JTAG Waveforms
Table7
shows the JTAG timing parameters and values for MAX 3000A
devices.
Table 7. JTAG Timing Parameters & Values for MAX 3000A Devices
Symbol
Parameter
Min
Max
Unit
t
JCP
t
JCH
t
JCL
t
JPSU
t
JPH
t
JPCO
t
JPZX
t
JPXZ
t
JSSU
t
JSH
t
JSCO
t
JSZX
t
JSXZ
TCK
clock period
100
ns
TCK
clock high time
50
ns
TCK
clock low time
50
ns
JTAG port setup time
20
ns
JTAG port hold time
45
ns
JTAG port clock to output
25
ns
JTAG port high impedance to valid output
25
ns
JTAG port valid output to high impedance
25
ns
Capture register setup time
20
ns
Capture register hold time
45
ns
Update register clock to output
25
ns
Update register high impedance to valid output
25
ns
Update register valid output to high impedance
25
ns
TDO
TCK
t
JPZX
t
JPCO
t
JPH
t
JPXZ
t
JCP
t
JPSU
t
JCL
t
JCH
TDI
TMS
Signal
to Be
Captured
Signal
to Be
Driven
t
JSZX
t
JSSU
t
JSH
t
JSCO
t
JSXZ
相關PDF資料 |
PDF描述 |
|---|---|
| EPM5016 | High-Speed, High-Density MAX 5000 Devices |
| EPM5032 | High-Speed, High-Density MAX 5000 Devices |
| EPM5064 | High-Speed, High-Density MAX 5000 Devices |
| EPM5128 | High-Speed, High-Density MAX 5000 Devices |
| EPM5130 | High-Speed, High-Density MAX 5000 Devices |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EPM3512AFC25610 | 制造商:Altera Corporation 功能描述: |
| EPM3512AFC256-10 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AFC256-10N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AFC256-7 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM3512AFC256-7N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 512 Macro 208 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。