參數(shù)資料
型號： EPM3256AQC208-6
廠商： ALTERA CORP
元件分類： PLD
英文描述： EE PLD, 6 ns, PQFP208
封裝： PLASTIC, QFP-208
文件頁數(shù)： 1/43頁
文件大?。?/td> 716K
代理商： EPM3256AQC208-6
Altera Corporation
1
MAX 3000A
Programmable Logic
Device Family
July 1999, ver. 1.01
Data Sheet
A-DS-M3000A-01.01
Features...
s
High-performance, low-cost CMOS EEPROM-based programmable
logic devices (PLDs) built on a Multiple Array MatriX (MAX)
architecture (see Table 1)
s
3.3-V in-system programmability (ISP) through the built-in
IEEE Std. 1149.1 Joint Test Action Group (JTAG) interface with
advanced pin-locking capability
Preliminary
Information
s
Built-in boundary-scan test (BST) circuitry compliant with
IEEE Std. 1149.1-1990
s
Enhanced ISP features:
–
Enhanced ISP algorithm for faster programming
–
ISP_Done bit to ensure complete programming
–
Pull-up resistor on I/O pins during in-system programming
s
High-density PLDs ranging from 600 to 5,000 usable gates
s
4.5-ns pin-to-pin logic delays with counter frequencies of up to
192.3 MHz
s
MultiVoltTM I/O interface enabling the device core to run at 3.3 V,
while I/O pins are compatible with 5.0-V, 3.3-V, and 2.5-V logic
levels
s
Pin counts ranging from 44 to 208 in a variety of thin quad flat pack
(TQFP), plastic quad flat pack (PQFP), and plastic J-lead chip carrier
(PLCC) packages
s
Supports hot-socketing
s
Programmable interconnect array (PIA) continuous routing structure
for fast, predictable performance
s
Peripheral component interconnect (PCI) compatible
s
Bus friendly architecture including programmable slew-rate control
s
Open-drain output option
Table 1. MAX 3000A Device Features
Feature
EPM3032A
EPM3064A
EPM3128A
EPM3256A
Usable gates
600
1,250
2,500
5,000
Macrocells
32
64
128
256
Logic array blocks
2
4
8
16
Maximum user I/O
pins
34
66
96
158
tPD (ns)
4.5
5.0
6.0
tSU (ns)
3.0
3.2
3.7
tCO1 (ns)
2.8
3.0
3.3
fCNT (MHz)
192.3
181.8
156.3
相關(guān)PDF資料
PDF描述
EPM3256AQI208-6 EE PLD, 6 ns, PQFP208
EPM7128ABC100-6 EE PLD, 6 ns, PBGA100
EPM7128ABC100-7 EE PLD, 7.5 ns, PBGA100
EPM7128ABI100-10 EE PLD, 10 ns, PBGA100
EPM7128ABI100-12 EE PLD, 12 ns, PBGA100
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EPM3256AQC208-7 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 256 Macro 161 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3256AQC208-7N 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 256 Macro 161 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3256AQI208-10 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 256 Macro 161 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3256AQI208-10N 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 3000A 256 Macro 161 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100
EPM3256ATC100-5N 制造商:ALTERA 制造商全稱:Altera Corporation 功能描述:Higha??performance, lowa??cost CMOS EEPROMa??based programmable
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*