- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄295888 > EPM2210GF256A3N (ALTERA CORP) FLASH PLD, PBGA256 PDF資料下載
參數(shù)資料
| 型號： | EPM2210GF256A3N |
| 廠商： | ALTERA CORP |
| 元件分類： | PLD |
| 英文描述： | FLASH PLD, PBGA256 |
| 封裝： | 17 X 17 MM, 1 MM PITCH, LEAD FREE, FBGA-256 |
| 文件頁數(shù)： | 72/108頁 |
| 文件大小： | 1342K |
| 代理商： | EPM2210GF256A3N |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁當前第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁
4–6
Core Version a.b.c variable
Altera Corporation
MAX II Device Handbook, Volume 1
December 2007
Power-On Reset Circuitry
Figure 4–4. ESD Protection During Negative Voltage Zap
Power-On Reset
Circuitry
MAX II devices have POR circuits to monitor VCCINT and VCCIO voltage
levels during power-up. The POR circuit monitors these voltages,
triggering download from the non-volatile configuration flash memory
(CFM) block to the SRAM logic, maintaining tri-state of the I/O pins
(with weak pull-up resistors enabled) before and during this process.
When the MAX II device enters user mode, the POR circuit releases the
I/O pins to user functionality. The POR circuit of the MAX II (except
MAX IIZ) device continues to monitor the VCCINT voltage level to detect a
brown-out condition. The POR circuit of the MAX IIZ device does not
monitor the VCCINT voltage level after the device enters into user mode.
More details are provided in the following sub-sections.
Power-Up Characteristics
When power is applied to a MAX II device, the POR circuit monitors
VCCINT and begins SRAM download at an approximate voltage of 1.7 V or
1.55 V for MAX IIG and MAX IIZ devices. From this voltage reference,
SRAM download and entry into user mode takes 200 to 450 s maximum,
depending on device density. This period of time is specified as tCONFIG in
the power-up timing section of the DC and Switching Characteristics
chapter in the MAX II Device Handbook.
I/O
Gate
Drain
PMOS
NMOS
Source
GND
N+
P-Substrate
G
S
D
相關PDF資料 |
PDF描述 |
|---|---|
| EPM2210GF256A4N | FLASH PLD, PBGA256 |
| EPM2210GF256A5N | FLASH PLD, PBGA256 |
| EPM2210GF324A3N | FLASH PLD, PBGA324 |
| EPM2210GF324A4N | FLASH PLD, PBGA324 |
| EPM2210GF324A5N | FLASH PLD, PBGA324 |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| EPM2210GF256C3 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM2210GF256C3N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM2210GF256C4 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM2210GF256C4N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM2210GF256C5 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX II 1700 Macro 204 IO RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。