參數資料
| 型號： | EP4SGX530KH40C4N |
| 廠商： | Altera |
| 文件頁數： | 42/82頁 |
| 文件大小： | 0K |
| 描述： | IC STRATIX IV FPGA 530K 1517HBGA |
| 產品培訓模塊： | Three Reasons to Use FPGA's in Industrial Designs |
| 標準包裝： | 3 |
| 系列： | Stratix® IV GX |
| LAB/CLB數： | 21248 |
| 邏輯元件/單元數： | 531200 |
| RAM 位總計： | 28033024 |
| 輸入/輸出數： | 744 |
| 電源電壓： | 0.87 V ~ 0.93 V |
| 安裝類型： | 表面貼裝 |
| 工作溫度： | 0°C ~ 85°C |
| 封裝/外殼： | 1517-BBGA 裸露焊盤 |
| 供應商設備封裝： | 1517-HBGA（42.5x42.5） |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁當前第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁
Chapter 1: DC and Switching Characteristics for Stratix IV Devices
1–39
Switching Characteristics
March 2014
Altera Corporation
Stratix IV Device Handbook
Volume 4: Device Datasheet and Addendum
GIGE Receiver Jitter Tolerance (9)
Deterministic jitter
tolerance (peak-to-peak)
Pattern = CJPAT
> 0.4
UI
Combined deterministic
and random jitter
tolerance (peak-to-peak)
Pattern = CJPAT
> 0.66
UI
HiGig Transmit Jitter Generation (10)
Deterministic jitter
(peak-to-peak)
Data Rate = 3.75 Gbps
Pattern = CJPAT
—
0.17
—
UI
Total jitter
(peak-to-peak)
Data Rate = 3.75 Gbps
Pattern = CJPAT
—
0.35
—
UI
HiGig Receiver Jitter Tolerance (10)
Deterministic jitter
tolerance (peak-to-peak)
Data Rate = 3.75 Gbps
Pattern = CJPAT
> 0.37
—
UI
Combined deterministic
and random jitter
tolerance (peak-to-peak)
Data Rate = 3.75 Gbps
Pattern = CJPAT
> 0.65
—
UI
Sinusoidal jitter
tolerance (peak-to-peak)
Jitter Frequency = 22.1
KHz
Data Rate = 3.75 Gbps
Pattern = CJPAT
> 8.5
—
UI
Jitter Frequency =
1.875MHz
Data Rate = 3.75 Gbps
Pattern = CJPAT
> 0.1
—
UI
Jitter Frequency =
20 MHz
Data Rate = 3.75 Gbps
Pattern = CJPAT
> 0.1
—
UI
(OIF) CEI Transmitter Jitter Generation (11)
Total jitter
(peak-to-peak)
Data Rate = 6.375 Gbps
Pattern = PRBS15 BER =
10-12
—
0.3
—
0.3
—
0.3
UI
(OIF) CEI Receiver Jitter Tolerance (11)
Deterministic jitter
tolerance (peak-to-peak)
Data Rate = 6.375 Gbps
Pattern = PRBS31 BER =
10-12
> 0.675
—
>0.675
UI
Table 1–30. Transceiver Block Jitter Specifications for Stratix IV GX Devices (1), (2) (Part 4 of 9)
Symbol/
Description
Conditions
–2 Commercial
Speed Grade
–3 Commercial/
Industrial
and –2× Commercial
Speed Grade
–3 Military (3) and
–4 Commercial/
Industrial Speed
Grade
Unit
Min
Typ
Max
Min
Typ
Max
Min Typ
Max
相關PDF資料 |
PDF描述 |
|---|---|
| AMM30DRSI | CONN EDGECARD 60POS DIP .156 SLD |
| EP4SGX360KF40C4 | IC STRATIX IV FPGA 360K 1517FBGA |
| HSM44DSAN | CONN EDGECARD 88POS R/A .156 SLD |
| A54SX72A-1CQ208B | IC FPGA SX-A 108K 208-CQFP |
| HMM44DSAN | CONN EDGECARD 88POS R/A .156 SLD |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EP4SGX530KH40C4NES | 制造商:Altera Corporation 功能描述:IC STRATIX IV GX FPGA 1517HBGA 制造商:Altera Corporation 功能描述:IC FPGA 744 I/O 1517HBGA |
| EP4SGX530KH40I3 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4SGX530KH40I3N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4SGX530KH40I4 | 功能描述:FPGA - 現場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP4SGX530KH40I4N | 功能描述:FPGA - 現場可編程門陣列 FPGA - Stratix IV GX 21248 LABs 744 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數量: 邏輯塊數量:943 內嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復。