參數(shù)資料
型號(hào)： EP20K60ERC208-2ES
元件分類： 電源監(jiān)測
英文描述： Dual Voltage Monitor with Intergrated CPU Supervisor
中文描述： 雙電壓監(jiān)視器集成CPU監(jiān)控
文件頁數(shù)： 3/114頁
文件大?。?/td> 1623K
代理商： EP20K60ERC208-2ES
100
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Table 86. EP20K300E Minimum Pulse Width Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tCH
1.29
2.25
2.33
ns
tCL
1.29
2.25
2.33
ns
tCLRP
0.17
0.18
0.19
ns
tPREP
0.17
0.18
0.19
ns
tESBCH
1.29
2.25
2.33
ns
tESBCL
1.29
2.25
2.33
ns
tESBWP
1.12
1.36
1.55
ns
tESBRP
0.90
1.08
1.24
ns
Table 87. EP20K300E External Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tINSU
2.29
2.41
2.52
ns
tINH
0.00
ns
tOUTCO
2.00
5.21
2.00
5.72
2.00
6.23
ns
tINSUPLL
1.94
1.95
-
ns
tINHPLL
0.00
-
ns
tOUTCOPLL
0.50
2.72
0.50
3.06
-
ns
Table 88. EP20K300E External Bidirectional Timing Parameters
Symbol
-1
-2
-3
Unit
Min
Max
Min
Max
Min
Max
tINSUBIDIR
2.67
3.00
3.54
ns
tINHBIDIR
0.00
ns
tOUTCOBIDIR
2.00
5.21
2.00
5.72
2.00
6.23
ns
tXZBIDIR
7.55
8.34
8.65
ns
tZXBIDIR
7.55
8.34
8.65
ns
tINSUBIDIRPLL
3.53
3.84
-
ns
tINHBIDIRPLL
0.00
-
ns
tOUTCOBIDIRPLL
0.50
2.72
0.50
3.06
-
ns
tXZBIDIRPLL
5.07
5.68
-
ns
tZXBIDIRPLL
5.07
5.68
-
ns
相關(guān)PDF資料
PDF描述
EP20K60ERC208-3ES Dual Voltage Monitor with Intergrated CPU Supervisor
EP20K60ERC240-1ES FPGA
EP20K60ERC240-2ES FPGA
EP20K60ERC240-3ES FPGA
EP20K60ERI208-1ES FPGA
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K60ERC208-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERC240-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERC240-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERC240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60ERI208-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*