- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362741 > EP20K200 (Altera Corporation) Programmable Logic Device Family PDF資料下載
參數(shù)資料
| 型號： | EP20K200 |
| 廠商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可編程邏輯器件系列 |
| 文件頁數(shù)： | 50/117頁 |
| 文件大小： | 570K |
| 代理商： | EP20K200 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁當(dāng)前第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁
50
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Figure 30. Specifications for the Incoming & Generated Clocks
Note (1)
Note to
Figure 30
:
(1)
The tI parameter refers to the nominal input clock period; the tO parameter refers
to the nominal output clock period.
Table 15
summarizes the APEX 20K ClockLock and ClockBoost
parameters for -1 speed-grade devices.
Input
Clock
ClockLock
Generated
Clock
f
CLK1
f
CLK2
CLK4
t
INDUTY
t
I+
t
CLKDEV
t
R
t
F
t
O
t
I+
t
INCLKSTB
t
O
t
O
t
JITTER
t
O+
t
JITTER
t
OUTDUTY
,
,
Table 15. APEX 20K ClockLock & ClockBoost Parameters for -1 Speed-Grade Devices (Part 1 of 2)
Symbol
Parameter
Min
Max
Unit
f
OUT
f
CLK1
(1)
Output frequency
Input clock frequency (ClockBoost clock
multiplication factor equals 1)
Input clock frequency (ClockBoost clock
multiplication factor equals 2)
Input clock frequency (ClockBoost clock
multiplication factor equals 4)
Duty cycle for ClockLock/ClockBoost-generated
clock
Input deviation from user specification in the
Quartus II software (ClockBoost clock
multiplication factor equals 1)
(2)
Input rise time
Input fall time
Time required for ClockLock/ClockBoost to
acquire lock
(4)
25
25
180
180
(1)
MHz
MHz
f
CLK2
16
90
MHz
f
CLK4
10
48
MHz
t
OUTDUTY
40
60
%
f
CLKDEV
25,000
(3)
PPM
t
R
t
F
t
LOCK
5
5
10
ns
ns
μs
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP20K200E | Programmable Logic Device Family |
| EP20K300E | Programmable Logic Device Family |
| EP20K30E | Programmable Logic Device Family |
| EP20K400 | Programmable Logic Device Family |
| EP20K400E | Programmable Logic Device Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP20K200BC356-1 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 832 Macro 277 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP20K200BC356-1ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
| EP20K200BC356-1X | 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 832 Macro 277 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP20K200BC356-2 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 832 Macro 277 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP20K200BC356-2ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。