Note to Tables 38 and 39: (1) These timing parameters are sample-tes" />
參數(shù)資料
型號(hào)： EP20K100EQC240-2X
廠商： Altera
文件頁數(shù)： 92/117頁
文件大小： 0K
描述： IC APEX 20KE FPGA 100K 240-PQFP
產(chǎn)品培訓(xùn)模塊： Three Reasons to Use FPGA's in Industrial Designs
標(biāo)準(zhǔn)包裝： 24
系列： APEX-20K®
LAB/CLB數(shù)： 416
邏輯元件/單元數(shù)： 4160
RAM 位總計(jì)： 53248
輸入/輸出數(shù)： 183
門數(shù)： 263000
電源電壓： 1.71 V ~ 1.89 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 85°C
封裝/外殼： 240-BFQFP
供應(yīng)商設(shè)備封裝： 240-PQFP（32x32）
76
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Note to Tables 38 and 39:
(1)
These timing parameters are sample-tested only.
Table 39. APEX 20KE External Bidirectional Timing Parameters
Symbol
Parameter
Conditions
tINSUBIDIR
Setup time for bidirectional pins with global clock at LAB adjacent Input
Register
tINHBIDIR
Hold time for bidirectional pins with global clock at LAB adjacent Input
Register
tOUTCOBIDIR
Clock-to-output delay for bidirectional pins with global clock at IOE output
register
C1 = 10 pF
tXZBIDIR
Synchronous Output Enable Register to output buffer disable delay
C1 = 10 pF
tZXBIDIR
Synchronous Output Enable Register output buffer enable delay
C1 = 10 pF
tINSUBIDIRPLL
Setup time for bidirectional pins with PLL clock at LAB adjacent Input
Register
tINHBIDIRPLL
Hold time for bidirectional pins with PLL clock at LAB adjacent Input
Register
tOUTCOBIDIRPLL
Clock-to-output delay for bidirectional pins with PLL clock at IOE output
register
C1 = 10 pF
tXZBIDIRPLL
Synchronous Output Enable Register to output buffer disable delay with
PLL
C1 = 10 pF
tZXBIDIRPLL
Synchronous Output Enable Register output buffer enable delay with PLL
C1 = 10 pF
相關(guān)PDF資料
PDF描述
HMC49DREI-S13 CONN EDGECARD 98POS .100 EXTEND
A54SX32A-2TQG176I IC FPGA SX 48K GATES 176-TQFP
A54SX32A-2TQ176I IC FPGA SX 48K GATES 176-TQFP
ACC49DRTS-S13 CONN EDGECARD 98POS .100 EXTEND
A54SX32A-2TQ144I IC FPGA SX 48K GATES 144-TQFP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K100EQC240-3 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 416 Macro 183 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K100EQC240-3ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K100EQC240-3N 功能描述:FPGA - 現(xiàn)場可編程門陣列 CPLD - APEX 20K 416 Macro 183 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K100EQI208-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K100EQI208-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*