- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362738 > EP1C6T400C6 (Altera Corporation) Cyclone FPGA Family PDF資料下載
參數(shù)資料
| 型號： | EP1C6T400C6 |
| 廠商： | Altera Corporation |
| 英文描述： | Cyclone FPGA Family |
| 中文描述： | 氣旋FPGA系列 |
| 文件頁數(shù)： | 39/94頁 |
| 文件大?。?/td> | 1138K |
| 代理商： | EP1C6T400C6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁當前第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
Altera Corporation
39
Preliminary Information
Cyclone FPGA Family Data Sheet
Figure 26. Cyclone PLL Global Clock Connections
Notes to
Figure 26
:
(1)
PLL 1 supports one single-ended or LVDS input via pins
CLK0
and
CLK1
.
(2)
PLL2 supports one single-ended or LVDS input via pins
CLK2
and
CLK3
.
(3)
PLL1_OUT
and
PLL2_OUT
support single-ended or LVDS output. If external output is not required, these pins are
available as regular user I/O pins.
(4)
The EP1C3 device in the 100-pin TQFP package does not support external clock output. The EP1C6 device in the
144-pin TQFP package does not support external clock output from PLL2.
CLK0
CLK1
(1)
PLL1
PLL2
g0
g1
e
g0
g1
e
PLL1_OUT
(3), (4)
CLK2
CLK3
(2)
PLL2_OUT
(3), (4)
G0
G2
G1
G3
G4
G6
G5
G7
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP1C6T400C7 | Cyclone FPGA Family |
| EP1C6T400C8 | Cyclone FPGA Family |
| EP1C6T400I6 | Cyclone FPGA Family |
| EP1C6T400I7 | Cyclone FPGA Family |
| EP1C6T400I8 | Cyclone FPGA Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP1F | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1F-B3G1 | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1FB3G1S | 制造商:World Products 功能描述:Electromechanical Relay SPDT 25A 12VDC 225Ohm Through Hole |
| EP1F-B3G1T | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1F-B3G1TT | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
發(fā)布緊急采購，3分鐘左右您將得到回復。