- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362735 > EP1C6Q256I6ES (Altera Corporation) Cyclone FPGA Family Data Sheet PDF資料下載
參數(shù)資料
| 型號： | EP1C6Q256I6ES |
| 廠商： | Altera Corporation |
| 英文描述： | Cyclone FPGA Family Data Sheet |
| 中文描述： | 氣旋的FPGA系列數(shù)據(jù)手冊 |
| 文件頁數(shù)： | 40/104頁 |
| 文件大?。?/td> | 763K |
| 代理商： | EP1C6Q256I6ES |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁當(dāng)前第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁
2–34
Preliminary
Altera Corporation
January 2007
Cyclone Device Handbook, Volume 1
Figure 2–26
shows the PLL global clock connections.
Figure 2–26. Cyclone PLL Global Clock Connections
Notes to
Figure 2–26
:
(1)
PLL 1 supports one single-ended or LVDS input via pins
CLK0
and
CLK1
.
(2)
PLL2 supports one single-ended or LVDS input via pins
CLK2
and
CLK3
.
(3)
PLL1_OUT
and
PLL2_OUT
support single-ended or LVDS output. If external output is not required, these pins are
available as regular user I/O pins.
(4)
The EP1C3 device in the 100-pin TQFP package does not support external clock output. The EP1C6 device in the
144-pin TQFP package does not support external clock output from PLL2.
Table 2–7
shows the global clock network sources available in Cyclone
devices.
CLK0
CLK1
(1)
PLL1
PLL2
g0
g1
e
g0
g1
e
PLL1_OUT
(3), (4)
CLK2
CLK3
(2)
PLL2_OUT
(3), (4)
G0
G2
G1
G3
G4
G6
G5
G7
Table 2–7. Global Clock Network Sources (Part 1 of 2)
Source
GCLK0
GCLK1
v
GCLK2
v
GCLK3
GCLK4
GCLK5
GCLK6
GCLK7
PLL Counter
Output
PLL1 G0
PLL1 G1
v
v
PLL2 G0
(1)
v
v
PLL2 G1
(1)
v
v
Dedicated
Clock Input
Pins
CLK0
v
v
CLK1
(2)
v
v
CLK2
v
v
CLK3
(2)
v
v
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP1C6Q256I7ES | Cyclone FPGA Family Data Sheet |
| EP1C6Q256I8ES | Cyclone FPGA Family Data Sheet |
| EP1C6Q324C6ES | Cyclone FPGA Family Data Sheet |
| EP1C6Q324C7ES | Cyclone FPGA Family Data Sheet |
| EP1C6Q324C8ES | Cyclone FPGA Family Data Sheet |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP1C6T144C6 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone I 598 LABs 98 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6T144C6N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone I 598 LABs 98 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6T144C7 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone I 598 LABs 98 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6T144C7N | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone I 598 LABs 98 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
| EP1C6T144C8 | 功能描述:FPGA - 現(xiàn)場可編程門陣列 FPGA - Cyclone I 598 LABs 98 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。