參數(shù)資料
型號(hào)： DS2155
英文描述： T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
中文描述： T1/E1/J1單芯片收發(fā)器
文件頁(yè)數(shù)： 180/262頁(yè)
文件大小： 1515K
代理商： DS2155
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)當(dāng)前第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)
DS2156
180 of 262
An example for the receive direction is shown in Figure 24-11. The status signals UR-CLAVx are
associated to PHY port addresses #4, #3, #2, and #1. There is no need for a unique null device so “X =
don’t care” on the address lines UR-ADDRx.
In Figure 24-11, the polling of PHY ports starts while no cell transfer takes place. The ATM layer
monitors all four status signals UR-CLAVx. At clock edge #3 it detects a cell available at PHY port #1,
UR-CLAV(1) asserted. It selects that PHY port by placing address #1 on the address lines with rising
clock edge #3. PHY port #1 detects this at clock edge #4. At clock edge #5, PHY port #1 detects
UR-ENB
asserted, thus cell transfer for PHY port #1 starts with rising clock edge #5.
At clock edge #5 the ATM layer detects a cell available at PHY port #3, UR-CLAV(3) asserted. Not
knowing whether PHY port #1 may have another cell available or not, the ATM layer deselects PHY port
#1 and selects PHY port #3 for cell transfer with rising clock edge #57 by placing address #3 on the
address lines and deasserting
UR-ENB
. PHY port #1 and PHY port #3 detect this at clock edge #58. At
clock edge #59, PHY port #3 detects
UR-ENB
asserted, thus cell transfer starts with rising clock edge
#59. At clock edge #111, no cell is available at PHY ports #1, #2, and #4. The ATM layer keeps
UR-ENB
asserted and detects at clock edge #113 the first byte of another cell available from PHY port
#3, UR-CLAV(3) asserted. Thus, cell transfer takes place starting with rising clock edge #112. At clock
edge #164, again, no cell is available at PHY ports #1, #2, and #4. The ATM layer keeps the
UR-ENB
asserted and also detects at clock edge #166 no cell available from PHY port #3, UR-CLAV(3)
deasserted. Thus, the ATM layer deselects PHY port #3 by deasserting
UR-ENB
with rising clock edge
#166.
Figure 24-11. Example of Direct Status Indication, Receive Direction
1
2
3
4
5
6
58
59
60
112
113
UR-CLK
UR-ADDRx
UR-CLAV(1)
UR-ENB
UR-SOC
114
H1
H1
P48
H1
UR-DATAx
X
1
X
UR-CLAV(2)
UR-CLAV(3)
UR-CLAV(4)
PORT #1
PORT #2
PORT #3
PORT #4
P48
H2
57
165
166
167
111
164
3
X
X
X
P48
X
Cell Transfer
(port #1)
Cell Transfer
(port #3)
Cell Transfer
(port #3)
相關(guān)PDF資料
PDF描述
DS2156 T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156L T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2156LN T1/E1/J1 Single-Chip Transceiver TDM/UTOPIA II Interface
DS2182 T1 Line Monitor
DS2182A T1 Line Monitor
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
DS2155_06 制造商:DALLAS 制造商全稱:Dallas Semiconductor 功能描述:T1/E1/J1 Single-Chip Transceiver
DS21552 制造商:Maxim Integrated Products 功能描述:
DS21552G 功能描述:IC TXRX T1 1-CHIP 5V 100-BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 電信 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS 產(chǎn)品變化通告:Product Discontinuation 06/Feb/2012 標(biāo)準(zhǔn)包裝:750 系列:*
DS21552GN 功能描述:IC TXRX T1 1-CHIP 5V 100-BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 電信 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS 產(chǎn)品變化通告:Product Discontinuation 06/Feb/2012 標(biāo)準(zhǔn)包裝:750 系列:*
DS21552L 功能描述:網(wǎng)絡(luò)控制器與處理器 IC 5V T1 Transceiver RoHS:否 制造商:Micrel 產(chǎn)品:Controller Area Network (CAN) 收發(fā)器數(shù)量: 數(shù)據(jù)速率: 電源電流（最大值）:595 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PBGA-400 封裝:Tray
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*