參數(shù)資料
型號： CY7C68014A-100AXC
廠商： CYPRESS SEMICONDUCTOR CORP
元件分類： 微控制器/微處理器
英文描述： Light Pipe; Mounting Hole Dia:3.5mm; Material:Polycarbonate; Length:10.2mm; Color:Clear; Leaded Process Compatible:Yes; Peak Reflow Compatible (260 C):Yes RoHS Compliant: Yes
中文描述： 8-BIT, EEPROM, 48 MHz, MICROCONTROLLER, PQFP100
封裝： 14 X 20 MM, 1.40 MM HEIGHT, LEAD FREE, PLASTIC, MS-026, TQFP-100
文件頁數(shù)： 43/55頁
文件大?。?/td> 1958K
代理商： CY7C68014A-100AXC
CY7C68013A/CY7C68014A
CY7C68015A/CY7C68016A
Document #: 38-08032 Rev. *G
Page 43 of 55
9.9
Slave FIFO Asynchronous Write
9.10
Slave FIFO Synchronous Packet End Strobe
There is no specific timing requirement that needs to be met
for asserting PKTEND pin with regards to asserting SLWR.
PKTEND can be asserted with the last data value clocked into
the FIFOs or thereafter. The only consideration is the set-up
time t
SPE
and the hold time t
PEH
must be met.
Although there are no specific timing requirement for the
PKTEND assertion, there is a specific corner case condition
DATA
t
SFD
t
FDH
FLAGS
t
XFD
SLWR/SLCS#
t
WRpwh
t
WRpwl
Figure 9-8. Slave FIFO Asynchronous Write Timing Diagram
[19]
Table 9-11. Slave FIFO Asynchronous Write Parameters with Internally Sourced IFCLK
[23]
Parameter
t
WRpwl
t
WRpwh
t
SFD
t
FDH
t
XFD
Description
Min.
50
70
10
10
Max.
Unit
ns
ns
ns
ns
ns
SLWR Pulse LOW
SLWR Pulse HIGH
SLWR to FIFO DATA Set-up Time
FIFO DATA to SLWR Hold Time
SLWR to FLAGS Output Propagation Delay
70
FLAGS
t
XFLG
IFCLK
PKTEND
t
SPE
t
PEH
Figure 9-9. Slave FIFO Synchronous Packet End Strobe Timing Diagram
[19]
Table 9-12. Slave FIFO Synchronous Packet End Strobe Parameters with Internally Sourced IFCLK
[21]
Parameter
t
IFCLK
t
SPE
t
PEH
t
XFLG
Description
Min.
20.83
14.6
0
Max.
Unit
ns
ns
ns
ns
IFCLK Period
PKTEND to Clock Set-up Time
Clock to PKTEND Hold Time
Clock to FLAGS Output Propagation Delay
9.5
Table 9-13. Slave FIFO Synchronous Packet End Strobe Parameters with Externally Sourced IFCLK
[21]
Parameter
t
IFCLK
t
SPE
t
PEH
t
XFLG
Description
Min.
20.83
8.6
2.5
Max.
200
Unit
ns
ns
ns
ns
IFCLK Period
PKTEND to Clock Set-up Time
Clock to PKTEND Hold Time
Clock to FLAGS Output Propagation Delay
13.5
相關PDF資料
PDF描述
CY7C68014A-128AXC Light Pipe; Mounting Hole Dia:3.5mm; Material:Polycarbonate; Length:11.4mm; Color:Clear; Leaded Process Compatible:Yes; Peak Reflow Compatible (260 C):Yes RoHS Compliant: Yes
CY7C68014A EZ-USB FX2LP USB Microcontroller
CY7C68014A-56LFXC D-SSK 110 KER
CY7C68014A-56PVXC EZ-USB FX2LP USB Microcontroller
CY7C68015A-56LFXC EZ-USB FX2LP USB Microcontroller
相關代理商/技術參數(shù)
參數(shù)描述
CY7C68014A-100AXCKJ 制造商:Cypress Semiconductor 功能描述:
CY7C68014A-128AXC 功能描述:8位微控制器 -MCU EZ USB FX2LP Battery App High COM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
CY7C68014A-56BAXC 功能描述:8位微控制器 -MCU EZ USB FX2LP Battery PWR LO COM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
CY7C68014A-56LFXC 功能描述:8位微控制器 -MCU EZ USB FX2LP Battery Apps LO COM RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
CY7C68014A-56LTXC 功能描述:8位微控制器 -MCU USB HS Controller RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*