- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379092 > CY7C4231 (Cypress Semiconductor Corp.) 2K x 9 Synchronous FIFOs(2Kx9同步先進先出（FIFO）) PDF資料下載
參數(shù)資料
| 型號： | CY7C4231 |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | 2K x 9 Synchronous FIFOs(2Kx9同步先進先出（FIFO）) |
| 中文描述： | 2K × 9（2Kx9同步先進先出（FIFO）的同步FIFO的） |
| 文件頁數(shù)： | 9/19頁 |
| 文件大小： | 550K |
| 代理商： | CY7C4231 |
CY7C4421/4201/4211/4221
CY7C4231/4241/4251
Document #: 38-06016 Rev. *C
Page 9 of 19
Switching Waveforms
Write Cycle Timing
Read Cycle Timing
Notes:
15.t
is the minimum time between a rising RCLK edge and a rising WCLK edge to guarantee that FF will go HIGH during the current clock cycle. If the time
between the rising edge of RCLK and the rising edge of WCLK is less than t
, then FF may not change state until the next WCLK rising edge.
16.t
is the minimum time between a rising WCLK edge and a rising RCLK edge to guarantee that EF will go HIGH during the current clock cycle. It the time
between the rising edge of WCLK and the rising edge of RCLK is less than t
SKEW1
, then EF may not change state until the next RCLK rising edge.
t
CLKH
t
CLKL
NO OPERATION
t
DS
t
SKEW1
t
ENS
WEN1
t
CLK
t
DH
t
WFF
t
WFF
t
ENH
WCLK
D
0
–D
8
FF
REN1,REN2
RCLK
NO OPERATION
WEN2
(if applicable)
[15]
REN1,REN2
t
CLKH
t
CLKL
NO OPERATION
t
SKEW1
WEN1
t
CKL
t
OHZ
t
REF
t
REF
RCLK
Q
0
–Q
8
EF
WCLK
OE
t
OE
t
ENS
t
OLZ
t
A
t
ENH
VALID DATA
WEN2
[16]
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C4251 | 8K x 9 Synchronous FIFOs(8Kx9同步先進先出（FIFO）) |
| CY7C4235-25ASI | 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs |
| CY7C4225V-15AC | OSC 5V SMT 7X5 CMOS PROGRM |
| CY7C4425V-15ASC | OSC 5V SMT 7X5 CMOS PROGRM |
| CY7C4245V-15ASC | 64/256/512/1K/2K/4K x18 Low-Voltage Synchronous FIFOs |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C4231-15AC | 制造商:Cypress Semiconductor 功能描述:FIFO Mem Sync Dual Depth/Width Uni-Dir 2K x 9 32-Pin TQFP |
| CY7C4231-15AXC | 功能描述:先進先出 2Kx9 IDT Compat SYNC 先進先出 COM RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
| CY7C4231-15JC | 制造商:Rochester Electronics LLC 功能描述:512X9 .300 //-CASCADEFIFO " - Bulk |
| CY7C4231-15JCT | 制造商:Cypress Semiconductor 功能描述:FIFO Mem Sync Dual Depth/Width Uni-Dir 2K x 9 32-Pin PLCC T/R 制造商:Rochester Electronics LLC 功能描述:2K X 9 32 PIN IDT COMPAT SYNCH FIFO - Bulk |
| CY7C4231-15JXC | 功能描述:先進先出 2Kx9 IDT Compat SYNC 先進先出 COM RoHS:否 制造商:IDT 電路數(shù)量: 數(shù)據(jù)總線寬度:18 bit 總線定向:Unidirectional 存儲容量:4 Mbit 定時類型:Synchronous 組織:256 K x 18 最大時鐘頻率:100 MHz 訪問時間:10 ns 電源電壓-最大:3.6 V 電源電壓-最小:6 V 最大工作電流:35 mA 最大工作溫度:+ 85 C 封裝 / 箱體:TQFP-80 封裝: |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。