- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379085 > CY7C1518AV18-250BZXI (CYPRESS SEMICONDUCTOR CORP) 72-Mbit DDR-II SRAM 2-Word Burst Architecture PDF資料下載
參數(shù)資料
| 型號： | CY7C1518AV18-250BZXI |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 72-Mbit DDR-II SRAM 2-Word Burst Architecture |
| 中文描述： | 4M X 18 DDR SRAM, 0.45 ns, PBGA165 |
| 封裝： | 15 X 17 MM, 1.40 MM HEIGHT, LEAD FREE, MO-216, FBGA-165 |
| 文件頁數(shù)： | 23/28頁 |
| 文件大?。?/td> | 1133K |
| 代理商： | CY7C1518AV18-250BZXI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁
PRELIMINARY
CY7C1516AV18
CY7C1527AV18
CY7C1518AV18
CY7C1520AV18
Document #: 001-06982 Rev. *B
Page 23 of 28
Notes:
26.These parameters are extrapolated from the input timing parameters (t
- 250 ps, where 250 ps is the internal jitter. An input jitter of 200 ps (t
KC Var
) ia already
included in the t
). These parameters are only guaranteed by design and are not tested in production.
27.t
, t
, are specified with a load capacitance of 5 pF as in part (b) of AC Test Loads. Transition is measured
±
100 mV from steady-state voltage.
28.At any given voltage and temperature t
CHZ
is less than t
CLZ
and t
CHZ
less than t
CO
.
t
CQD
t
CQHQV
Echo Clock High to Data
Valid
Echo Clock High to Data
Invalid
Output Clock (CQ/CQ)
HIGH
[26]
CQ Clock Rise to CQ Clock
Rise
[26]
(rising edge to rising edge)
–
0.27
–
0.27
–
0.30
–
0.35
–
0.40
ns
t
CQDOH
t
CQHQX
–0.27
–
–0.27
–
–0.30
–
–0.35
–
–0.40
–
ns
t
CQH
t
CQHCQL
1.24
–
1.35
–
1.55
–
1.95
–
2.45
–
ns
t
CQHCQH
t
CQHCQH
1.24
–
1.35
–
1.55
–
1.95
–
2.45
–
ns
t
CHZ
t
CHQZ
Clock (C/C) Rise to High-Z
(Active to High-Z)
[27, 28]
Clock (C/C) Rise to
Low-Z
[27, 28]
–
0.45
–
0.45
–
0.45
–
0.45
–
0.50
ns
t
CLZ
t
CHQX1
–0.45
–
–0.45
–
–0.45
–
–0.45
–
–0.50
–
ns
DLL Timing
t
KC Var
t
KC lock
t
KC Reset
t
KC Var
t
KC lock
t
KC Reset
Clock Phase Jitter
DLL Lock Time (K, C)
K Static to DLL Reset
–
0.20
–
–
–
0.20
–
–
–
0.20
–
–
–
0.20
–
–
–
0.20
–
–
ns
1024
30
1024
30
1024
30
1024
30
1024
30
Cycles
ns
Switching Characteristics
Over the Operating Range (continued)
[22, 23]
Cypress
Parameter
Consortium
Parameter
Description
300 MHz
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max.
278 MHz
250 MHz
200 MHz
167 MHz
Unit
[+] Feedback
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY7C1518AV18-278BZC | 72-Mbit DDR-II SRAM 2-Word Burst Architecture |
| CY7C1518AV18-278BZI | 72-Mbit DDR-II SRAM 2-Word Burst Architecture |
| CY7C1518AV18-278BZXC | 72-Mbit DDR-II SRAM 2-Word Burst Architecture |
| CY7C1518AV18-278BZXI | 72-Mbit DDR-II SRAM 2-Word Burst Architecture |
| CY7C1518AV18-300BZC | 72-Mbit DDR-II SRAM 2-Word Burst Architecture |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C1518BC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1518JV18-250BZC | 功能描述:靜態(tài)隨機存取存儲器 4M x 18 1.8V DDR-II 靜態(tài)隨機存取存儲器 (TWO-WRD BURST) RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C1518JV18-300BZC | 功能描述:靜態(tài)隨機存取存儲器 4M x 18 1.8V DDR-II (2-Word Burst) RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C1518JV18-300BZXC | 功能描述:靜態(tài)隨機存取存儲器 4M x 18 1.8V DDR-II (2-Word Burst) RoHS:否 制造商:Cypress Semiconductor 存儲容量:16 Mbit 組織:1 M x 16 訪問時間:55 ns 電源電壓-最大:3.6 V 電源電壓-最小:2.2 V 最大工作電流:22 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:TSOP-48 封裝:Tray |
| CY7C1518JV18-312BZC | 功能描述:IC SRAM 4MX18 DDRII 165-FBGA RoHS:否 類別:集成電路 (IC) >> 存儲器 系列:- 標(biāo)準(zhǔn)包裝:1,000 系列:- 格式 - 存儲器:EEPROMs - 串行 存儲器類型:EEPROM 存儲容量:4K (512 x 8) 速度:400kHz 接口:I²C，2 線串口 電源電壓:2.7 V ~ 5.5 V 工作溫度:-40°C ~ 85°C 封裝/外殼:8-SOIC（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:8-MFP 包裝:帶卷 (TR) |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。