參數(shù)資料
型號: CY3930V208-83NTC
廠商: Cypress Semiconductor Corp.
英文描述: CPLDs at FPGA Densities
中文描述: CPLD器件在FPGA的密度
文件頁數(shù): 74/86頁
文件大?。?/td> 1235K
代理商: CY3930V208-83NTC
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 74 of 86
T7
T8
T9
T10
T11
[19]
T12
[19]
T13
T14
T15
T16
T17
T18
T19
T20
T21
T22
U1
U2
U3
U4
U5
U6
U7
U8
U9
U10
U11
U12
U13
U14
U15
U16
U17
U18
U19
U20
U21
U22
V1
V2
V3
V4
V5
V6
GND
MSEL
IO/V
REF2
IO/V
REF2
IO2
IO3
IO/V
REF3
IO/V
REF3
IO3
GND
IO4
IO4
IO/V
REF4
IO4
IO4
NC
NC
IO1
IO1
IO1
IO1
GND
CCE
IO2
V
CCIO2
V
CCIO2
IO2
IO2
V
CCIO3
V
CCIO3
IO3
IO3
GND
IO4
IO4
IO4
IO4
NC
NC
NC
NC
NC
GND
CCLK
GND
MSEL
IO/V
REF2
IO/V
REF2
IO2
IO3
IO/V
REF3
IO/V
REF3
IO3
GND
IO4
IO4
IO/V
REF4
IO4
IO4
NC
NC
IO1
IO1
IO1
IO1
GND
CCE
IO2
V
CCIO2
V
CCIO2
IO2
IO2
V
CCIO3
V
CCIO3
IO3
IO3
GND
IO4
IO4
IO4
IO4
NC
NC
NC
NC
NC
GND
CCLK
GND
MSEL
IO/V
REF2
IO/V
REF2
IO2
IO3
IO/V
REF3[20]
IO/V
REF3
IO3
GND
IO4
IO4
IO/V
REF4
IO4
IO4
IO4
IO1
IO1
IO1
IO1
IO1
GND
CCE
IO2
V
CCIO2
V
CCIO2
IO2
IO2
V
CCIO3
V
CCIO3
IO3
[20]
IO3
GND
IO4
IO4
IO4
IO4
IO4
IO1
IO1
IO1
IO1
GND
CCLK
GND
MSEL
IO/V
REF2
IO/V
REF2
IO2
IO3
IO/V
REF3
IO/V
REF3
IO3
GND
IO4
IO4
IO/V
REF4
IO4
IO4
IO4
IO1
IO1
IO1
IO1
IO1
GND
CCE
IO2
V
CCIO2
V
CCIO2
IO2
IO2
V
CCIO3
V
CCIO3
IO3
IO3
GND
IO4
IO4
IO4
IO4
IO4
IO1
IO1
IO1
IO1
GND
CCLK
Table 14. 484 FBGA Pin Table
(continued)
Pin
CY39050
CY39100
CY39165
CY39200
相關(guān)PDF資料
PDF描述
CY3930V208-83NTI CPLDs at FPGA Densities
CY3930V256-125BBC CPLDs at FPGA Densities
CY3930V256-125BBI CPLDs at FPGA Densities
CY3930V256-125BGC CPLDs at FPGA Densities
CY3930V256-125BGI CPLDs at FPGA Densities
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY3930V256-125MBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY3930V256-125MGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY3930V256-181BBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY3930V256-181MBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY3930V256-181MGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities