參數(shù)資料
型號(hào): CY39200Z256-181NI
廠商: Cypress Semiconductor Corp.
英文描述: CPLDs at FPGA Densities
中文描述: CPLD器件在FPGA的密度
文件頁(yè)數(shù): 75/86頁(yè)
文件大?。?/td> 1235K
代理商: CY39200Z256-181NI
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 75 of 86
V7
V8
V9
V10
V11
V12
V13
V14
V15
V16
V17
V18
V19
V20
V21
V22
W1
W2
W3
W4
W5
W6
W7
W8
W9
W10
W11
W12
W13
W14
W15
W16
W17
W18
W19
W20
W21
W22
Y1
Y2
Y3
Y4
Y5
Y6
IO2
NC
IO2
IO2
IO2
IO2
IO2
IO2
V
CCCNFG
V
CCIO2
IO2
IO2
NC
V
CCIO3
IO3
IO3
IO3
GND
NC
NC
NC
NC
NC
V
CCIO1
NC
GND
Reset
IO2
NC
IO2
NC
NC
IO2
IO2
NC
NC
IO3
IO3
IO3
NC
GND
NC
V
CCIO4
NC
NC
NC
NC
IO2
IO2
IO2
V
CCCNFG
V
CCIO2
IO2
IO2
V
CC
V
CCIO3
IO3
IO3
IO3
GND
NC
NC
NC
NC
NC
V
CCIO1
NC
GND
Reset
IO2
IO2
IO2
IO/V
REF2
IO/V
REF2
IO2
IO2
IO/V
REF3
IO/V
REF3
IO3
IO3
IO3
IO3
GND
NC
V
CCIO4
NC
NC
NC
NC
IO2
IO2
IO2
V
CCCNFG
V
CCIO2
IO2
IO2
V
CC
V
CCIO3
IO3
IO3
IO3
GND
IO4
IO4
IO4
IO4
IO/V
REF1
V
CCIO1
IO1
GND
Reset
IO2
IO2
IO2
IO/V
REF2
IO/V
REF2
IO2
IO2
IO/V
REF3
IO/V
REF3
IO3
IO3
IO3
IO3
GND
IO4
V
CCIO4
IO/V
REF4
IO2
IO2
IO2
IO2
IO2
IO2
V
CCCNFG
V
CCIO2
IO2
IO2
V
CC
V
CCIO3
IO3
IO3
IO3
GND
IO4
IO4
IO4
IO4
IO/V
REF1
V
CCIO1
IO1
GND
Reset
IO2
IO2
IO2
IO/V
REF2
IO/V
REF2
IO2
IO2
IO/V
REF3
IO/V
REF3
IO3
IO3
IO3
IO3
GND
IO4
V
CCIO4
IO/V
REF4
IO2
IO2
IO2
IO2
IO2
IO2
Table 14. 484 FBGA Pin Table
(continued)
Pin
CY39050
CY39100
CY39165
CY39200
相關(guān)PDF資料
PDF描述
CY39200Z256-181NTC CPLDs at FPGA Densities
CY39200Z256-181NTI CPLDs at FPGA Densities
CY39200Z256-200BBC CPLDs at FPGA Densities
CY39200Z256-200BBI CPLDs at FPGA Densities
CY39200Z256-200BGC CPLDs at FPGA Densities
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39200Z256-233MGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z256-233MGI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z256-233NTC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z388-125BBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z388-125BBI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities