參數(shù)資料
型號: CY39200Z256-181NI
廠商: Cypress Semiconductor Corp.
英文描述: CPLDs at FPGA Densities
中文描述: CPLD器件在FPGA的密度
文件頁數(shù): 59/86頁
文件大?。?/td> 1235K
代理商: CY39200Z256-181NI
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 59 of 86
AD17
AD18
AD19
AD20
AD21
AD22
AD23
AD24
AD25
AD26
AE1
AE2
AE3
AE4
AE5
AE6
AE7
AE8
AE9
AE10
AE11
AE12
AE13
[19]
AE14
[19]
AE15
AE16
AE17
AE18
AE19
AE20
AE21
AE22
AE23
AE24
AE25
AE26
AF1
AF2
AF3
AF4
AF5
AF6
AF7
AF8
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
NC
IO/V
REF3
IO3
CCE
MSEL
IO2
IO2
IO2
NC
NC
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF3
IO3
IO3
IO3
IO3
IO/V
REF3
NC
IO3
NC
NC
IO3
IO3
GND
IO2
IO2
IO2
IO2
NC
NC
NC
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
CCE
MSEL
IO2
IO2
IO2
IO2
IO/V
REF2
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
IO3
IO/V
REF3
IO3
IO3
IO3
GND
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
CCE
MSEL
IO2
IO2
IO2
IO2
IO/V
REF2
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
IO3
IO/V
REF3
IO3
IO3
IO3
GND
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF3
IO3
IO3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
CCE
MSEL
IO2
IO2
IO2
IO2
IO/V
REF2
IO2
IO2
IO2
IO2
IO2
IO2
IO2
IO/V
REF3
IO3
IO3
IO3
IO3
IO/V
REF3
IO3
IO3
IO/V
REF3
IO3
IO3
IO3
GND
IO2
IO2
IO2
IO2
IO2
IO2
IO2
Table 12. 388 BGA Pin Table
(continued)
Pin
CY39050
CY39100
CY39165
CY39200
相關(guān)PDF資料
PDF描述
CY39200Z256-181NTC CPLDs at FPGA Densities
CY39200Z256-181NTI CPLDs at FPGA Densities
CY39200Z256-200BBC CPLDs at FPGA Densities
CY39200Z256-200BBI CPLDs at FPGA Densities
CY39200Z256-200BGC CPLDs at FPGA Densities
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY39200Z256-233MGC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z256-233MGI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z256-233NTC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z388-125BBC 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities
CY39200Z388-125BBI 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities